Арифметическое устройство

 

Союз Советск ив

Социвпистичесиик

Ресну

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву и 633016 (22)Заявлено 08.05.80 (21) 2921482/18-24. с присоединением заявки М (23) Приоритет

Опубликовано 07. 02.82.Бюллетень М 5

Дата опубликования описания 09. 02. 82

G 06 F 7/544 авеударвткнныа квинтет

СССР

«в аалаи нзабратеннй в вткрытнв (53) УДК 6 81 3 (088. 8) (72) Автор. изобретения

А. Л. Рейхенберг (11) Заявитель (4 ) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реализа ции операций вычисления элементарных функций s устройствах и системах автоматики и вычислительной техники

По основному авт.св. и 633016 известно арифметическое устройство, содержащее первый, второй и третий сумматоры-вычитатели, первый, второй, третий, четвертый и пятый регистры сдвига, блок анализа сходимости и блок управления, причем выходы первого, второго и третьего регистров соединены соответственно с первыми входами первого, второго и третьего сумматоров-вычитателей, выходы которых . соединены соответственно с входами этих регистров, второй выход первого регистра соединен с входом блока анализа, второй выход второго регистра соединен с входом четвертого регистра, выход которого соединен со вторыю входами первого и второго сумматоров-вычитателей, второй выход третьего регистра соединен с входом пятого регистра, выход которого соединен со вторым входом третьего сумматора-вычитателя, первый выход блока анализа соединен с управляющими входами первого, второго и третьего сумматоров-вычитателей, а второй и т рети и выходы блока анали за соеди не1О ны с первым и вторым входами блока управления, третий вход которого соединен с управляющин входом устройства, а управляющие входы первого, второго, третьего, четвертого и пято1% го регистров соединены соответственно с первым, вторым, третьим, четвертым и пятым выходами блока управления, вторые входы первого, второго, третьего, и четвертого и пятого регистров соединены соответственно с первым, вторым, третьим, четвертым и пятым входами устройства, вторые выходы второго и третьего регистров

3 903 соединены соответственно с первым и . вторым выходами устройства (1).

Однако это устройство предназначено только для вычисления частного отделения произведения двух аргументов на третий и не может быть использовано для вычисления других Функций.

Цель изобретения - расширение функциональных возможностей за счет дополнительного вычисления функций . х /z р (х .«xz+fz) /z у (x xz+z ) /z (ху-yz+z )/z.

Поставленная цель достигается тем, что в арифметическое устройство до полнительно введены четвертый, пятый, шестой и седьмой сумматоры- вычитатели, шестой, седьмой, восьмой, девятый и десятый регистры, причем первые выходы шестого, седьмого, восьмого, девятого регистров соединены соответственно с первыми входами четвертого, пятого, шестого и седьмого сумматоров-вычитателей, выходы которых соединены соответственно с первыми входами шестого, седьмого, восьмого и девятого регистров, а управляющие входы четвертого, пятого, шестого и седьмого сумматоров-вычитателей соединены с первым выходом блока анализа, выход пятого регистра соедин нен со вторым входом четвертого сумматора-вычитателя, второй выход седь" мого регистра соединен со входом десятого регистра, выход которого соединен со вторыми входами пятого, шестого и седьмого сумматоров-вычи; тателей, шестой, седьмой, восьмой, девятый и десятый выхода блока управления соединены с управляющими входами соответственно шестого, седьмого, восьмого, девятого и десятого регистров.

Такое конструктивное решение позволяет одновременно с вычислением функции ху/z дополнительно вычислять еще четыре элементарных функции.

На фиг. 1 представлена структурная схема арифметического устройства; на фиг. 2 - вариант структурной схемы блока анализа; на фиг. 3 - вариант структурной схемы блока управI лени я.

Арифметическое устройство содержит с первого по седьмой одноразрядные сумматоры-вычитатели 1 7, с первого по десятый регистры Ь 17, блок анализа 18, блок управления 19, вхо868 4 ды 20-26, управляющий вход 27, выходы 28-33.

Сумматоры-вычитатели 1-7 могут быть выполнены в виде одноразрядной комбинационной схемы, по второму входу которой в зависимости от значения сигнала на управляющем входе выполняется сложение или вычитание °

Регистры 8-10, 13- 16 являются обычными регистрами, котррые обеспечивают при подаче тактовых импульсов на управляющий вход продвижение кодов на выход.

Регистры 11- 12 и 17 являются регистр рами сдвига. Один из вариантов реализации может содержать регистр сдвига, выход и вход которого r,Bÿçàí через элемент И. Первоначально элемент И закрыт. Подается тактовый импульс о сдвига и содержание регистра сдвига сдвигается на один разряд вправо от двоичной запятой. Затем элемент И открывается и подаются тактовые импульсы, которые подвигают содержание регистра сдвига на выход, причем по цепи обратной связи через открытый элемент И происходит восстановление сдвинутого значения.

Блок анализа 18 может быть реализован по схеме (фиг. 24 и содержит схему сравнения кодов 34, триггеры 35-36, элементы И 37-42 и элемент задержки 43, входы 44-46 и выходы

47-49. На один вход 44 схемы сравнения 34 подается значение содержания регистра 8. На другой вход 45 схемы сравнения 34 подается нулевой потенци ал. Выходы схемы с ра внени я 34 (Х g

7/О и Х < 0) через элементы И 37-38 соединены с входами триггера 35, выходы которого соединены с входами элементов И 40"41 соответственно.

Единичный выход триггера 35 также соединен с одним иэ входов элемента

И 42 и является первым (47) выходом блока анализа 13. Выходы элементов И 40-41 соединены с входами триг гера 36, выход которого соединен с другим входом элемента И 42. Выход, элемента И 42 является вторым выхо® дом (48) блока анализа 18, третьим выходом (49) которого является выход элемента И 39, соединенного с третьим выходом (сигнал Х = 0 ) схемы сравнения 34. Входы элементов И 37-39

SS и 42 соединены с входом 46 для тактового импульса конца итераций, к которому подсоединены также входы элементов И 40-41 через элемент задержгде j= О,H 1= О,и

Соотношение Х реализуется в сум1 маторе-вычитателе 1, а соотношение Ув сумматоре-вычитателе 2, соотношение в сумматоре-вычитателе 3, соот-, ношение И5 - a сумматоре-вычитателе 5, соотношение V - в сумматоре-вычита- .

5 теле 6. Соотношение 5 реализуется в сумматоре-вычитателе 4, соотношение % - в сумматоре-вычитателе 7.

Значение 2. j получается в регист2

jpe 11, значение у 2 " - в регистре 12, а значение И - в регистре 17. Логи1»

j ческое уравнение ф = sign/> решает3 ся в блоке анализа 18 где одновременно проверяются условия.Я,. = ф „и Ф

X„ О.

Вычисления я арифметическом устройстве осуществляются ° следующим образом.

Первоначально в регистры 8 и 14 (по входам 20 и 21) заносится код ар5 9038 ки 43 (длительность задержки которого больше периода тактовых импульсов).

Вход 46 на фиг. l не показан, поскольку для иного варианта выполнения блока 18 в этой связи нет необходимости.

Блок управления 19 может быть реализован по схеме, приведенной на фиг. 3, и содержит управляемый генератор 50 .тактовых импульсов, эле- 10 менты И 51-57, элементы ИЛИ 58-62, триггеры 63-65, счетчик 66, дешифратор 67, элементы задержки 68-69, входы 70-72, выходы 73-84. "ервый вход 70 блока управления 19 соединен с ин- l5 версным входом элемента И 56, выход которого соединен с входом установки триггера 65. Второй вход 71 блока управления 19 соединен с входом остановки генератора 50, на вход за- zo пуска которого подсоединен через элемент задержки 68 третий вход 72 блока управления 19, который также содинен с одним из входов элементов

ЛИ 58 и 62 и входом сброса тригге- 25 ра 64. Выходы 73-79 блока управления 19 соединены соответственно с. управляющими входами регистров 8- 10, 13- 16, Выходы 80-82 блока управления 19 соединены соответственно с уп- 3р равляющими входами регистров 11- 12 и 17. Выход 83 с триггера 63 может быть соединен с регистрами Il- 12 и

17 (на фиг. I эта связь не приведена, поскольку при других вариантах

35 выполнения регистров 11-12 и 17 в этой связи нет необходимости). Вы ход 84 с выхода деаифратора 67 (для

У сигнала тактового импульса конца, итерации) подается на вход 46 блока анализа 18 (на фиг. 1 эта связь не приведена, поскольку при ином варианте выполнения блока анализа 18 импульс конца итерации может формироваться внутри блока анализа 18). Управляемый генератор 50 тактовых импульсов представляет собой стандартный генератор тактовых импульсов, работающих в старт-стопном режиме.

Элементы задержки 68-69 могут быть

50 выполнены в виде линии задержки импульсных сигналов на время, равное или большее длительности тактовых импульсов. С выхода дешифратора 67 на элемент ИЛИ 58, элементы И 56-57, вы55 ход 84 и установочный вход триггера 64 выдается импульс окончания итерации. Элемент И 56 с одним инверсным входом обеспечивает установку

68 6 триггера 65 при отсутствии сигнала на первом входе 70 блока управления Т9.

В этом случае элемент И 53 открыт и тактовый импульс конца итерации подается на выходы 80-82 блока управления 19 для сдвига значений в регистрах 11-12 и 17.

Итерационный процесс вычисления указанных функций основан на одновременном решении системы разностных рекуррентных соотношений

x =x-ч x =x -qi z-2 х о 3+4 3 3 3

Zp= Z Z Z -+ф- 52 2„УХ

-Ф

VО =М Y 3+4 = У3+95И3 2

X -хам+ух

"и

"1

% =z Ф3+,=%3+(Ьи32

-x2. +2

%„, -э

M-ы 4-2

5, =S +q,- У. Z Ь„5+" 5 5 )

Х порядковый номер итерации; показатель веса итерации 1 число- разрядов.

7 . 90386 гумента Х, в регистры 10 и 15 (по вхо- дам 22 и 23) - код аргумента У, в регистры 9, 13 и 16 (по входам 24, 25 и 26) — код аргумента 2-. 11o входу 27 на блок управления 19 подается стартовый импульс, который устанавливает в единицу триггер 63 и в нулевое состояние триггеры 64 и 65 и через задержку в элементе задержки 68 включает генератор 50 тактовых импульсов.

Через открытый элемент И 52 первый тактовый импульс через элемент задержки 69 устанавливает триггер 63 в нулевое состояние. На выходы 80-82 пер, вый тактовый импульс в нулевой итера-,5 ции не проходит, так как элементы

И 53 и 54 закрыты. Элемент И 52 закрывается, а элемент И 51 открывается и на выходы 73 и 80 через элементы

ИЛИ 60-61 начинает поступать серия щ тактовых импульсов, которые одновременно подсчитываются в счетчике 66 и при достижении их числа величины и+я, где m = g log è - число дополнительных защитных разрядов регистров 25

8-17. Дешийратор 67 выдает сигнал окончания нулевой итерации. В нулевой итерации работает только сумматор-вычитатель 1, в котором производится вычитание из аргумента Х аргумента Z . Результат операцйи X- Z записывается в регистр 8, причем значение аргумента 2. восстанавливается в регистре 11, Сигнал окончания нулевой итерации устанавливает в единичное состояние триггеры 63 и 64. Элементы И 52, 54 и 55 открываются. Затем процесс продолжается и на выходах 71-82 появляется последовательность тактовых импульсов для первой итерации.

В любой у-ой итерации результаты с выходов сумматоров-вычитателей 1-7 последовательйЬ записываются младши-, ми разрядами вперед в освобождающиеся при продвижении старшие разряды регистров 8- 1О, 13"16 и продвигаются к их началу (в сторону младших разрядов). При присутствии сигнала g, =

=ф „ т ри г гер 65 в блоке упра влени я 19, находится в нулевом состоянии, элемент И 53 закрыт, тактовый импульс конца итерации на выходы 80-82 (т.е ° на оегистры 11, 12 и 17) не поступае и содержание регистров 11, 12 и 17 не сдвигается. При неравенстве предыдущей и .последующей цифры ф.1(т.е ° ф.

8 8

kQ>+<) сигнал ф7 =-ф + отсутствует; триггер 65 переходит в единичное состояние, элемент И 53 открывается, тактовый импульс конца итерации появляется на выходах 80-82, и содержание регистров 11, 12 и 17 сдвигается на один разряд и т.д, При появлении сигнала 0, = ф + триггер 65 устанавливается в нулевое состояние (по це,почке из элемента И 5 и элемента ИЛИ 62) и элемент И 53 закрывается до момента изменения цифры Я,„ .

В конце каждо" итерации по такто вому импульсу окончания итерации, например, снимаемому с выхода 84 бло" ка управления 19 и подаваемому на вход 46 блока анализа" 18, в последнем открывается один из элементов И 37"39 в зависимости от результатов сравнения кода X> (содержания регистра 8) с нулем в схеме сравнения 34.

При Х 7 0 триггер 36 устанавливается в еди ичное состояние(ф = +1), при

Х < 0 — в нулевое состояние (= - 1) .

При Х = 0 сигнал с третьего выхода 49

7 блока анализа 18 останавливает генератор 50 тактовых импульсов в блоке управления 19 (по второму входу 71).

8 элементе И 42 проверяется условие

Q< ф +1и при выполнении этого условия на втором выходе 48 блока "анализа 18 появляется сигнал, передающийся на первый вход 70 блока управления 19. При этом происходит перехоД к следующей величине сдвига, т.е. вес следующей итерации увеличивается на единицу.

При значении „ = +1 сумматор-вы3 7 читатель 1 работает в-режиме вычитани я, а сумматоры- вычи тат ели 2-7 работают в режиме сложения. При значении ф = -1 их режим работы меняется ) на обратный.

После выполнения определенного числа итераций содержание X регистра 8 становится равным нулю и процесс.,вычисления закончен. При этом в регистре 9 (выход 28) содержится значение аргумента Х, а в регистре 10 (гыход 29) - значение функции ХУ/Z, в регистре 13 (выход 30) - значение функции (ХУ - yz +Z )/Z,- в регист- 14 ре 14 - значение функции Х /Z, в регистре 15 — значение функции (Х—

-XZ+yZ)/Z, в регистре 16 - значение функции (Х -XZ+Z )/Z..

903868

)Ф1 1 х +,(с; 1 7. ° 1 У.

5 j+1

0,5 0,25 0,125 0,125

1 0 0,25 +1 0 25 0 5 1 0,75 0,625 0,375

1, 75 1,625 0,875

2 0 0 +1 05 1 о

Формула и з обрет ени я

Зо

Максимальное время вычисления в тактах равно Тщоу4(п+2) {гн пн 1) м может увеличиваться при уменьше, нии аргумента X. Однако благодаря асинхронному режиму работы для большинства значений аргументов время вычисления меньше максимального значения

0 0 0,375 +1 0,125 0,25

Для этих значений аргументов время вычисления равно 3(п+в+1) тактов или 48 тактов для 12-и разрядных чи20 сел, а погрешность вычисления равна нулю.

Эффективность изобретения заключается в расширении функциональных возможностей арифметического устройства за счет вычисления дополнительно еще четырех функций.

Арифметическое устройство по авт, св. И 633016, отли чающее— с я тем, что, с целью расширения функциональных возможностей за счет, 35 дополнительного вычисления Функции, оно содержит четвертый, пятый, шестой и седьмой сумматоры-вычитатели, шестой, седьмой, восьмой, девятый и десятый регистры причем первые выУ

40 ходы шестого, седьмого, восьмого и девятого регистров соединены соответственно с первыми входами четвертого

Погрешность вычисления всегда меньше единицы и-го последнего разряда аргумента.

В таблице приведен пример вычисления укаэанных функций в данном арифметическом устройстве для значений

;аргументов Х = 0,5, У = 0,25, Z O,125 пятого, шестого и седьмого сумматоров-вычитателей, выходы которых соединены соответственно с первыми входами шестого, седьмого, восьмого и девятого регистров, а управляющие входы четвертого, пятого, шестого и седьмого сумматоров-вычитателей соединены с первым выходом блока анализа, выход пятого регистра соединен со вторым входом четвертого сумматора-вычитателя, второй выход седьмого регистра соединен со входом десятого регистра, выход которого соединен со вторыми входами пятого, шестого и седьмого сумматоров-вычитателей, шестой, седьмой, восьмой, девятый и десятый выходы блока управления соединены с управляющими входами соответственно шестого, седьмого, восьмого, девятого и десятого регистров.

А

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 633016, кл. 506 F 7/38, 1975 (про1

Фотип).

903868

Составитель В. Венцель

Редактор Н. Лазаренко ТехредТ.Фанта Корректор Г. Огар

Заказ 121/30 Тираж 731 Подпи сное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130Я Иосква Ж-Я Раушская наб.д д. 4Д

Филиай ППП "Патент", г. Ужгород, ул. Проектная, 4