Микропрограммное устройство управления

 

Со%з Советсиик

Соцнапнстнчесинк

Респубпин

OnMCAHИЕ < 905818

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22)Заявлено 13.11.79 (21) 2842022/18-24 с присоединением заявки М (23) Приоритет (5l )IVL. Кл.

G 06 F 9/22 ф аудврствкнный комитет

СССР ао делон нэобретенкй и открытий

Опубликовано 15.02.82. Бюллетень .1тт 6 (53) УДК 681.325 (088.8) Дата опубликования описания 1 5 .О? . 82 (72) Авторы изобретения

Б.С. Демченко и 11.0. Герусов

1<раснодарский ордена Трудового Красного Знамени завод электроизмерительных и боров (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРО 1СТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике, предназначено для формирования последовательности команд при одновременном вычислении ряда функций и может применяться в устройствах обработки данных.

Известно устройство управления, содержащее запоминающее устройство, генератор тактовых импульсов, регистр, дешифраторы, логические схемы, регистр информации 11.1.

Недостатки устройства — малое быстродействие и ограниченные функциональные возможности.

Известно также устройство управления, содержащее арифметический блок, матрицу микропрограмм, счетчик команд, регистр адреса возврата, группы элементов И1П1 12).

Недостатки устройства — невысокое быстродействие и сложность построения.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр команд, модификатор адресов команд, регистр адреса микрокоманд, блок памяти, регистр микрокоманд, блок дополнительного условного перехода, блок ввода-вывода, блок прерывания, коммутатор 3

Недостаток устройства — ограниченные функциональные возможности, так как оно не позволяет организовать параллельное выполнение нескольких программ.

Целью изобретения является расширение функциональных возможностсй за счет организации параллельного выполнения ряда программ.

Поставленная цель достигается тем, что в устройство, содержащее регистр микрокоманд, блок памяти, регистр адреса микрокоманд,.модификатор адреса, первый блок элемен- тов И и регистр команд, вход которого является входом начального адреса устройства, а выход регистра ко3 90581 манд соединен с первым информационным входом модификатора адреса,информационный выход которого через регистр адреса микрокоманд соединен с адресным входом блока памяти, первый 5 информационный выход которого соединен со вторым информационным входом модификатора адреса, первый управляющий вход которого соединен с выходом первого блока элементов И, первый вход которого является входом признаков перехода устройства, а второй информационный выход блока, памяти соединен с информационным входом регистра микрокоманд, введены блоки обработки подпрограмм,второй блок элементов И, триггер управления, регистр номера блока обработки подпрограмм и дешифраторы, вход первого дешифратора соединен с первым информационным выходом регистра микрокоманд, второй информационный выход которого соединен с информационным входом второго дешифратора и с информационными входами блоков обработки подпрограмм, управляющие входы которых соединены с соответ— ствующими выходами второго дешифратора, управляющий вход которого соединен с соответствующим выходом

30 первого дешифратора, выходы «ЕЕоторого являются выходами микроопераций устройства, третий информационный выход регистра микрокоманд соединен со вторым входом первого блока элементов И, с единичным входом триггера управления, и с информационным входом регистра номера блока обработки подпрограмм, информационный выход которого соединен с первым входом второго блока элементов И, выход ко- 40 торого соединен с нулевым входом триггера управления, нулевой выход которого соединен со вторым управляющим входом модификатора адреса, входы признаков управления устройства45 и одключ е ны к о в ходам у сл ов ий бл ок ов обработки подпрограмм, первые управляющие выходы которых подключены ко второму входу второго блока элементов И, а вторые управляющие выходы блоков обработки подпрограмм являются выходами команд управления устройства.

Кроме того, блок обработки подпрограмм состоит из модификатора 55 адреса, блока памяти, регистра микрокоманд и блока элементов И,первый вход которого соединен со входом

8 4Е условий блока обработки подпрограмм, выход блока элементов И соединен с первым управляющим входом модификатора адреса, второй управляющий вход и первый информационный вход которого соединены соответственно с управляющим и информационным входами блока обработки подпрограмм, информационный выход и второй информационный вход модификатора адреса соединены соответственно с адресным входом и первым информационным выходом блока памяти, второй и третий информационные выходы которого соединены соответственно со входом регистра микрокоманд и первым управляющим выходом блока обработки подпрограмм, первый и второй разрядные выходь1 регистра микрокоманд соединены соответственно со вторым входом блока элементов И и со вторым управляющим выходом блока обработки подпрограмм.

На фиг. 1 приведена функциональная схема микропрограммного устройства управления; на фиг. 2 — функциональная схема блока обработки подпрограмм.

Устройство содержит блоки 1 обработки подпрограмм, регистр 2 команд, модификатор 3 адреса, регистр

4 адреса микрокоманд, блок 5 памяти, регистр 6 микрокоманд с зонами 7 начального адреса подпрограммы, микроопераций 8 и условного перехода

9, первый блок 10 элементов И,триггер ll управления, первый дешифратор 12, регистр 13 номера блока обработки подпрограмм, второй дешифратор 14, второй блок 15 элементов И, вход 16 начального адреса, вход 17 признаков перехода, выходы !8 команд управления, входы 19 признаков управления, выходы 20 микроопераций, модификатор адреса 21, блок 22 памяти, регистр 23 микрокоманд, блок 24 элементов И, Блок 1 обработки подпрограммы содержит модификатор адреса 21, блок

22 памяти, регистратор 23 микрокоманд, блок 24 элементов И.

Сигналом управления по входу

16 задается начальный адрес программы устройства, который через регистр 2 передается на модификатор 3, который вырабатывает начальный адрес и через регистр 4 выдает его на блок 5. По заданному адресу из блока 5 на регистр 6 считывается микрокоманда. Зона 7 определяет начальные

90581

45

5 адреса подпрограмм в блоках 1, а также определяет номер блока l,êîторый необходимо запустить, номер поступает на дешифратор 12,сигналом упр вления для которого служит одий из микроопераций выходов 20, поступающая от дешифратора 12 и определяемая разрядами зоны 8 регистра 6.

Выходы дешифратора 12 являются стробами запуска блоков 1. Зона 9 регистра 6 определяет в блоке 10 номер признака перехода, по .которому необходимо произвести условный переход на другую программу. Если соответствующий признак перехода выполняется, то с блока 10 выдается сигнал на модификатор Э, в котором происходит изменение адреса, если же признак не выполняется, то следующий адрес определяется адресной частью разрядов блока 5, поступающей на второй вход модификатора 3.

Зона 9 при необходимости может переводить микропрограммное устройство управления в режим ожидания,при этом в регистре 13 задается номер блока 1, на триггер 11 посылается сигнал "Стон", который блокирует модификатор 3. Блок 15 пропускает выбранный сигнал "Готов" от блока 1, соответствующий номеру в регистре 13, и устанавливает триггер 11 в состояние "0", производя разблокировку модификатора 3.

Устройство работает следующим образом.

Па адресу, записанному в регистре 4, из блока 5 выбирается содержимое этого адреса, состоящее из адресной и операционной части. Адрес40 ная часть с выхода блока 5 поступает на вход модификатора 3 и задает код определения следующего адреса прог— раммы. операционная же часть с выхода блока 5 поступает в регистр 6.

Зона 8 дешифрируется в дешифраторе

12, и на его выходах 20 появляются необходимые по программе микрооперации. Код из зоны 9 поступает на блок 10, если по программе необходим условный переход (разветвление

50 программы) . В этом случае на блок 10 от зоны 9 поступает код номера признака перехода и разряд, указывающий на условный переход. Если признак указанного номера удовлетворяет условию перехода, то сигнал с выхода блока 10 поступает на модификатор, где происходит изменение

8 6 адресной части, поступающей с блока5. Таким образом производится разветвление программы. Если условие перехода не выполняется, то адрес определяется адресной частью разрядов блока 5 (следующий по программе) .

Если одна из микроопераций с выхода дешифратора 12 указывает на запуск подпрограммы какого-либо блока 1, то в зоне ? регистра 6 указывается номер этого блока 1, поступающий на дешифратор 14, и начальный адрес необходимой подпрограммы данного блока 1, поступающий на его вход. Иикрооперация запуска от дешифратора 12 проходит через дешифратор 14 и запускает соответствующий блок I. .Затем запускается следующий блок 1 и т.д. по программе вычислений, записанной в блоке 5.

Все блоки могут работать одновременно по собственным подпрограммам, выполняя каждый определенную задачу. Каждый блок 1 при запуске снимает свой сигнал "Готов" со входа блока 15, а по окончании подпрограммы восстанавливает его. Каждый блок 1 имеет необходимые выходы признаков управления 19 для разветвления своих подпрограмм и выдает необходимые для конкретной задачи команды управления на выходы 18.

Основная программа блока 5 может работать непрерывно и одновременно с блоками 1, осуществляя пересылку информации между узлами, подчиненными блоком 1, и другие операции, вырабатывая команды, не входящие в состав блоков 1, а также может работать в режиме ожидания готовности к работе или конца работы блоков 1.

В этом случае разряды зоны 9 регистра 6 поступают на регистр 13,указывая номер блока, который необходимо опросить на готовность к работе.

Один из разрядов зоны 9 при этом устанавливает триггер. 11 в состояние "1" и основная программа блока

5 останавливается. Код номера блока

1 от регистра 13 поступает на блок

l5 подключая шину "Готов" указанного блока l к триггеру 11. При появлении сигнала "Готов" триггер

11 устанавливается в состояние "0" и программа блока 5 вновь запускается.

Таким образом, предлагаемое устройство розволяет организовать паформула изобретения

1 . 1!икропрограммное устройство управления, содержащее регистр микрокоманд, блок памяти, регистр адреса микрокоманд, модификатор адреса, первый блок элементов И и регистр команд, вход которого является входом начального адреса устройства, а выход регистра кбманд соединен с первым информационным входом модификатора адреса, информационный выход которого через регистр адреса микрокоманд соединен с адресным входом блока памяти, первый информационный выход которого соединен со вторым информационным входом модификатора адреса, первый управляющий вход которого соединен с выходом первого блока элементов И,пер— вый вход которого является входом признаков перехода устройства1! а второй информационный выход блока памяти соединен с информационным входом регистра микрокоманд, о тл и ч а ю щ е е с я тем, что, с

35 целью расширения функциональных возможностей за счет организации парал— лсльного выполнения ряда программ, э него введены блоки обработки подпрограмм, второй блок элементов И, триггер управления, регистр номера блока обработки подпрограмм и дешифраторы, вход первого дешифратора соединен с первым информационным выходом регистра микрокоманд,второй

45 информационный выход которого соединен с информационным входом второго дешифратора и с информационными входами блоков обработки подпрограмм, управляющие входы которых соединены с соответствующими выходами второго дешифратора, управляющий вход которого соединен с соответствующим выходом первого дешифратора, выходы которого являются выходами микроопе.раций устройства, третий информационный выход регистра микрокоманд

20

30

7 90581 раллельную работу различных управляемых узлов при вычислении нескольких функций одновременно, т.е. позволяет расширить функциональные воэможности известного устройства за счет органиэации параллельного программирования.

8 8 соединен со вторым входом первого блока элементов И, " единичным входом триггера управления и с информационным входом регистра номера блока обработки подпрограмм, информационный выход которого соединен с первым входом второго блока элементов И, выход которого соединен с нулевым входом триггера управления, нулевой выход которого соединен со вторым управляющим входом модификатора адреса, входы признаков управления устройства подключе— ны ко входам условий блоков обработки подпрограмм, первые управляющие выходы которых подключены ко второму входу второго блока элементов И, а вторые управляющие выходы блоков обработки подпрограмм являются выходами команд управления устройства.

2. Устройство по и.1, о т л ич а ю щ е е с я тем, что блок обработки подпрограмм состоит из модификатора адреса, блока памятн,регистра микрокоманд и блока элементов И, первый вход которого соединен со входом условий блока обработки подпрограмм, выход блока элементов И соединен с первым управляющим входом модификатора адреса, второй управляющий вход и первый информационный вход которого соединены соответственно с управляющим и информационным входами блока обработки подпрограмм, информационный выход и второй информационный вход модификатора адреса соединены соответственно с адресным входом и первым информационным выходом блока памяти, второй и третий информационные выходы которого соединены соответственно со входом регистра мнкрокоманд и первым управляющим выходом блока обработки подпрограмм, первый и второй разрядные выходы регистра микрокоманд соединены соответственно со вторым входом блока элел.ентов И и со вторым управляющим выходом блока обработки подпрограмм.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 291201, кл. G 06 F 9/!6, 1969.

2. Авторское свидетельство СССР

Р 596947, кл. С 06 F 9/!6, 1976.

3. "Электронная промышленность", 1978, Р 6, с. 49-54 (прототип) .

905818

Тираж 731 Подписное

ВЙП1ПИ Государств енног о комитета СССР по делам изобретений и открытий.

113035, Москва, iK-35, Раушская наб., д. 4/5

Заказ 365/64

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель В.Усков

Редактор Л. Повхан Техред Л.Пекарь Корректор.И. Демчик