Устройство для формирования адресов памяти

 

Союз Советских

Соцнапнстнчесинх . Республик

ОП ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВКДЕТЕЛЬСТ8У (и 928358 (61) Дополнительное к авт. саид-ву (22) Заявлено 04.01.80 (21) 2915626/18-24 с присоединением заявки М(23)приоритет

Опубликовано 15.05.82. Бюллетень М 18

Дата опубликования описания 15.05.82 (51)M. Кл..505 F 9/36

С 06 F 13/00

1Ьаударетмнный каинтат

СССР но делан нмбретеннй и атнрытнй (53) УДК681.3 (088.8 ) Б. Г. Глушенко, А. Я. Мазуров и A. Б.,Глушенко

{72) Авторы изобретения. (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ ПАМЯТИ а

Изобретение относится к вычислительной технике и может применяться для формирования адресов, по которым хранится информация в памяти.

Известно устройство содержашее комI S мутаторы; счетчики, дешифраторы и ключи (1).

Недостатком такого устройства явпяется то,что оно может использоваться только в тех случаях когда данные распола1

1О гаются в виде таблиц.

Наиболее близким по технической сушности к предпагаемому. является устройство, содержашее входные адресные шины, выходные считываюшие шины, регистры, дешифраторы, коммутаторы и кпючи Г23.

Недостатками данного устройства явпяются низкое быстродействие и бопьшие аппаратурные затраты, связанные с тем, что искомое слово может быть выбрано только по сигналу, полученному поспе дешифрации поспедней буквы заданного адресного слова.

11ель изобретения — расширение функциональных возможностей устройства, эа счет обеспечения формирования адресов по заданным словам в тех спучаях, когда объекты образуют древовидную струк туру, а запрос может быть сдепан эа объект любого ранга.

Поставленная. цель достигается тем, что в устройство, содержашее бпок управпения регистр и группу из (Х -1) коммутаторов (где Х макснмапьный ранг адреса), причем первый вход регистра подключен к информационному входу устройства, выходы с первого по (Х вЂ” l)-N регистра подключены к первым входам коммутаторов соответственно введены сумматор и т дешифраторов кода адреса, причем первый вход блока управпения является установочным входом устройства, второй вход блока управления является входом. синхронизации устройства,, первый выход блока управления подключен к управпяюшему входу регистра, выходы блока управления со второго по (Х+ 1)-й

3 92835 подключены к первым входам дешифраторов кода адреса соответственно, вторые входы дешифраторов кода адреса подключены к соответствующим выходам регистра, выход -ro коммутатора подключен .

5 к второму входу (1 + 3. )-го коммутатора и к третьему входу (1 + 1 ) -го дешифратора кода адреса, выходы дешифраторов кода адреса подключены к соответствуюшим входам сумматора, выход которого является выходом устройства.

Кроме того, блок управления содержит триггер, элемент И, счетчик и,дешиф. ратор, причем первый вход триггера подключен к первому входу блока, выход триггера подключен к первому входу элемента И, второй вход которого подключен к второму входу блока, выход элемента

И подключен к входу счетчика, первый выход которого подключен к второму вхо-

Ф ду триггера, второй выход счетчика подключен к входу дешифратора, выходы которого являются выходами блока управления.

На фиг. 1 представлена блок-схема устройства для формирования адресов памяти для случая, когда максимальный ранг ветви равен 1= 4; на фиг. 2 — схема блока управления.

Устройство содержит блок 1 управце- зо ния, входной регистр 2, коммутаторы 35, дешифраторы 6-9 кода адреса, сумматор 10.

Heep объекта, адрес которого должен быть получен, в виде многопозиционного кода подается на входной регистр 2, ко3$ тор и своими выходами подключен к коммутаторам 3-5 и дешифраторам 6-9 кода адреса. Блок управления содержит триггер 11, элемент И 12, счетчик.13 и дешифратор 14.

Блок управления предназначен для согласования работы всех блоков устройства, его выходы подключены ко входу регистра и ко входам дешифраторов кода.

Устройство работает следующим обфЯ разом.

На первый вход регистра 2 поступает номер объекта, одновременно с ним ка установочный вход блока 1 управления проходит стартовый сигнал, который устанавливает триггер 11 в единичное состояние. Затем с выходов регистра 2 (М 1, М 2, М 3, М 4) номер объекта поступает на входы коммутаторов 3-5 и на входы дешифраторов 6-9 кода адре- са. Работа устройства происходит потактно Но синхронизируюшим импульсам, поступающим на вход блока 1 .управления.

1

Полный адрес объекта g-го ранга вычисляется за К тактов.

Дешифратор 6 кода адреса пребразует код номера ветви.. первого уровня М 1, поступающий из входного регистра 2, в начальный адрес А 1 участка памяти, о веденного для хранения информации об объектах k -го ранга, входящих в данную ветвь. Полученный начальный адрес подается на вход сумматора 10.

На вход коммутатора 3 подается код номера ветви первого уровня. Коммутатор вырабатывает сигнал, обеспечивающий работу блока 7 преобразования кода.

Блок 7 преобразования кода служит для преобразования кода номера ветви второго уровня М 2 в число. .A A 2, необходимое для получения начального адреса участка памяти, отведенного для хранения информации об объектам. %, -ro ранга, принадлежащих данной ветви. Полученное число а А 2 подается на вход сумматора 10.

На входы коммутатора 4 подаются коды номеров ветвей второго уровня М 2 и сигналы с выхода коммутатора 3. В коммутаторе 4 вырабатывается сигнал, который подается на вход дешифратора кода адреса и обеспечивает его работу.

Дешифратор 8 служит для преобразования кода номера ветви третьего уровня к число ь А 3, используемое для получения начального адреса участка памяти, отведенного для данной ветви. Полученное число ь А 3 подается на вход сумматора 10.

На входы коммутатора 5 подаются код номера ветви третьего уровня и сигналы с выхода коммутатора 4.

В результате дешифрации кодов вырабатывается сигнал, обеспечивающий работу дешифратора 9 кода адреса.

Дешифратор 9 кода адреса преобразует код номера ветви четвертого уровня в число AA 4, необходимое для получения начального адреса участка памяти, занимаемого данным объектом 4-ro ранга. Полученное число dА 4 подается на вход сумматора 10. Сумматор 10 предназначен для выработки начального адре- са участка памяти, отведенного для объекта, номер которого записан во входном регистре, Рассмотрим работу устройства на примере формирования адреса объекта

4-го ранга.

Номер объекта записывается во входной регистр 2. В первом такте по сигналу блока 1 управления на коммутаторы

9283

3-5 и дешифраторы 6-9 подаются коды номеров ветвей. При этом с выхода коммутаторов 3-5 на дешифраторы подаются сигналы, обеспечивающие их работу, а с выхода дешифратора 6 на сумматор 10 подается число А 1. Таким образом, в сумматор записан начальный адрес, соответствующий номеру ветви первого уровня.

Во втором такте по сигнану блока 1 управления с выхода дешифратора 7 на . сумматор подается число ь А 2. В сумматоре 10 образуется начальный адрес, соответствующий номеру ветви второго уровня (А 2 = А 1 + ьА 2).

В третьем такте с выхода дешифрато- 1 ра 8 на суммаТор 10 подается чиспо

А А 3 и в последнем образуется начальный адрес, соответствующий номеру ветви третьего уровня (А 3 = А 1 + А 2 +

+ ЬА 3). го

В четвертом такте с выхода дешифратора 9 на сумматор 10 подается число

Э

Ь А 4 и в сумматоре образуется начальный адрес объекта. четвертого ранга (A =

= А 1 + л А 2 + лА 3 + ьА 4).

Очевидно, что для формирования начального адреса объекта К -го ранга необходимо А . тактов. Если объект имеет ранг k -го, то соответствующий,ему начальный адрес будет получен не в Ik-омЗО такте, а ранее.

Количество элементов, используемых для построения дешифратора пропорционально разрядности входного слова. Так в пирамидальном дешифраторе копичество ЗЗ элементов И определяется зависимостью

S= 2 (2 -1) где S - количество элементов И; — количество разрядов. 40

Использование нескольких дешифраторов в формировании адреса объекта, заданного словом, уменьшает копичество оборудования в устройстве.

Таким образом, предлагаемое устрой- .4 ство обеспечивает формирование адресов по заданным словам в тех случаях, когда объекты образуют древовидную структуру, а запрос может быть сдепан за объект ..цюбого ранга. Кроме того, пред- gg лагаемое устройство требует меньших затрат оборудования по сравнению с известными.

58 6

Формула изобретения

1. Устройство дпя формирования вдре сов памяти, содержащее бпок управления, регистр и группу из (4 — 1) коммутаторов, причем первый вход регистра подключен к информационному входу устройства, выходы с первого по (k - 1)-й регистра подкшочены к первым входам коммутаторов соответственно, о т и ич а ю ш е е с я тем, что, с целью рао- . ширения функциональных воэможностей эа счет обеспечения формирования адресов по заданным словам, в него введены сумматор и дешифраторов кода адреса, причем первый вход блока упрввпения является установочным входом устройства, второй вход блока управления явля» ется входом синхронизации устройства, первый выход бпока упрввпения подкпючен к управляющему входу регистра, выходы блока управпения со второго no (k + 1 )-й подключены к первым входам дешифраторов кода адреса соответственно, вторые входы дешифраторов кода адреса подключены к соответствующим выходам регистра, выход i -го коммутатора под- ключен к второму входу (1 + 1)-ro коммутатора и к третьему входу (1 + 1 )-го дешифратора кода адреса, выходы дешифраторов кода адреса подкпючены к соответствующим входам сумматора, выход которого явпяется выходом устройства.

2. Устройство„по п. 1, о т и и ч аю ш е е с я тем, что блок управления содержит триггер, элемент И, счетчик и дешифратор, причем первый вход триггера подключен к первому входу блока, выход триггера подключен к первому входу элемента И, второй вход которого подключен к второму входу блока, выход элемента И подключен к входу счетчика, первый выход которого подключен к второму. входу триггера, второй выход счет- . чика подключен х входу дешифратора, выходы которого являются выходами блока управпения.

Источники информации, принятые во внимание при экспертизе 1. Патент США N 3678461, кл. С 06 Р 15/40,. опубпик. 1972.

2. Авторское свидетепьство СССР

N 447375, кп. С, 11 С 7/00, 1974 (прототип).