Микропрограммное устройство управления

 

Союз Советскик

Социалистических

Республик

HCAHHK „,, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Sl ) Дополнительное к авт. свид-ву (22) Заявлено 15. 08. 80 (21) 3006675/18-24 с присоеаинением заявки,% (23) Приоритет

Опубликовано 07.06 ° 82 Бюллетень Рв 21

Дата опубликования описания 10 . 06 . 82 (5! )М. Кл.

G 06 F 9/22

Государственный коинтет

СССР но делон изобретений н открытнй (53) УДК 681. .325(088.8) (72) Авторы изобретения

Б. И. Дворецкий и Р. Б. Назьмов (7! ) 3 а я вител ь (54) ИИКРОПРОГРАИИНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике, в частности к проектированию процессоров с микропрограммным управлением.

Известно также микропрограммное устройство, управления, содержащее запоминающее устройство, генератор тактовых импульсов, дешифраторы, элементы И, ИЛИ (1).

Недостатком данного устройства является то, что введение специаль1О ного разряда, непосредственно соединенного со входом блокировки дешифратора элементарных микроопераций, с одной стороны ограничивает число функции использования (до двух) дан- .

Ф И ного поля, с другой стороны приводит к неэффективному расходованию разрядов микрокомандного слова.

Наиболее близким к предлагаемому

20 является микропрограммное устройство управления, содержащее блок памяти микрокоманд, вход которого соединен с выходом адресного регистра, регистр признака результата, блок операций, дешифратор и блок регистров, причем первый и второй выходы блока памяти микрокоманд соединены с одноименными входами . блока операций, первый выход которого соединен с третьим входом блока операций и с первым входом адресного регистра, второй вход ко", торого соединен с третьим выходом блока памяти микрокоманд, четвертый вход блока операций соединен с выходом регистра признака результата, первый вход которого соединен с выходом дешифратора (2).

Недостатками известного устройства являются низкие функциональные возможности.

Цель изобретения - расширение функциональных возможностей устройст. ва за счет обеспечения воэможности устанавливать признак результата в любой микрокоманде микропрограммы непосредственно B микрокомандном сло. ве.

93447

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти микрокоманд, вход которого соединен с выходом адресного регистра, регистр признака результата, блок операций, первый дешифратор и блок регистров, причем первый и второй выходы блока памяти микрокоманд соединены с одноименными входами блока операций, первый выход которого соединен с входом блока регистров, первый выход которого соединен с третьим входом блока операций и с первым вхо" дом адресного регистра, второй вход ко-1 торого соединен с третьим выходом блока памяти микрокоманд, четвертый вход блока операций соединен с выходом регистра признака результата, перо вый вход которого соединен с выходом первого дешифратора, дополнитель-но введены второй дешифратор, элемент И, элемент ИЛИ и коммутатор, причем вход второго дешифратора соединен с четвертым выходом блока памяти микрокоманд, первый выход второго дсшифратора соединен с управляющим входом коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен со вторым выходом второго

36 дешифратора, а выход - с первым входом элемента И, второй вход которого соединен со вторым выходом операционного блока, а выход — со вторым входом регистра признака результата, первый вход коммутатора соединен со вторым выходом блока регистров, второй вход коммутатора - с частью разрядов второго выхода ветвления Gnoка памяти микрокоманд, другая часть разрядов которого соединена с входом первого дешифратора, выход коммутатора соединен с третьим входом регистра признака результата, а третий выход второго дешифратора соединен с пятым входом операционного блока.

На фиг. 1 представлена функциональная схема предлагаемого микропрограммного устройства управления; на фиг. 2 - блок-схема операционногс блока. 50

Устройство содержит блок 1 памяти микрокоманд, первый, второй, третий выходы образуют соответственно: поле 2 микроопераций, поле 3 ветвления и адресное поле 4, четвертый выход M представляет собой поле 5, указывающее функциональное назначение использования поля 3 ветвления в теку3 4 щей микрокоманде, операционный блок

6, часть разрядов 7 поля 3 ветвления, коммутатор 8, другая часть разрядов

9 поля 3 ветвления, дешифратор 10, блок ll регистров, регистр 12 адреса, дешифратор 13 с первым выходом 14, элемент ИЛИ 15, второй выход 16 дешифратора 13, третий выход 17 дешифратора 13, регистр 18 признака результата, элемент И 19, второй выход 20 операционного блока 6.

Операционный блок 6 содержит первый вход 21 блока, дешифратора 22 микроопераций, первый выход 23 блока, элемент. И 24, второй выход 25 блока, первую группу элементов И 26 -И 26

1 и шину 27 тактовых импульсов, программ ный регистр 28, четвертый вход 29 блока, второй вход 30 блока, группу регистров 31 -31 (среди них регистр

1 констант, регистры адреса, регистрсчетчик циклов и т.д,), часть шин

К

32 -32, вторую группу элементов

И 33 -И 33,нулевую шину 34, пятый

К вход 35 блока, третий вход 36 блока, дешифратор 37 кода операций, коммутаторы 38 -38 .

Микропрограммное устройство управления работает следующим образом.

Для выполнения команд код опера- . ции команды из регистра кода операции, расположенного в блоке 11 регистров передается в регистр 12.

После этого из блока 1 памяти микрокоманд выбирается последовательность микрокоманд, составляющая микропрограмму выполнения текущей команды.

Поле 2 микрооперации определяет тип выполняемой микрокоманды, вырабатывает элементарные микрооперации и управляет блоком 6. Поле 3 ветвления является многофункциональным. При необходимости ветвления микропрограммы во входе выполнения команды в зависимости от режимов работы процессора или промежуточных результатов в поле 5 записывается нулевой код, по которому на соответствующем выходе 17 дешифратора 13 вырабатывается сигнал разрешения ветвления, поступающий в блок 6, а в поле ветвления 3 записывается код ветвления (ненулевой), по которому блок 6 вырабатывает код для установки младших разрядов адресного регистра 12 перед выборкой следующей микрокоманды.

Для использования поля 3 для других целей, например для формирования

9344 фиксированных адресов в стандартных микропрограммных процедурах,для формирования арифметических констант, установки счетчиков циклов и т. и. в поле 5 записывается соответствующий (нулевой) код, по которому на соответствующем выходе 17 дешифратора 13 вырабатывается сигнал, который, в свою очередь, поступает в блок 6 и стробирует прием информации в соот- 1О ветствующий регистр. находящийся в блоке 6.

Адресное поле 4 микрокомандного слова задает адрес следущей микрокоманды, с учетом установки младших разрядов адресного регистра 12 при наличии ветвлений.

В конце операции, т.е. в последней микрокоманде, в поле 4 записывается адрес некоторой микрокоманды, которая ссылается сама на себя. При возникновении конфликтных ситуаций в процессоре, код операции следующей команды из блока 11 регистров не передается и, тем самым, автоматически у5 реализуется режим ожидания на заданной микрокоманде. После разрешения конфликтной ситуации . вновь передается код операции следующей команды в регистр 12, и процессор переходит на выполнение предлагаемой микропрограммы.

Кроме того, в последней микрокоманде поле 3 ветвления свободно используется для установки признака регультата. Для этого, в поле 5 3аписывается код, по которому возбужда . ется выход 16 дешифратора 13, а в части разрядов 9 поля 3 ветвления записывается код, определяющий тип операции с точки зрения признака результата.

Например, во всех арифметических операциях с фиксированной запятой, использующих знаковую арифметику, записывается один код, во всех яо" гических операциях - другой код, в операциях с плавающей запятой - третий код, в командах ввод-вывода— четвертый код и т.д.

При этом срабатывает дешифратор 10, 0 выходы которого управляют входами регистра 18 признака результата. Каждый выход дешифратора 10 определяет прием в регистр 18 признака результата соответствующего кода, поступающего через первый вход коммутатора 8 из блока 11 регистров на второй вход регистра 18 признака результата. Од-(73 6 новременно сигнал с выхода 16 дешифратора 13 поступает на второй вход элемента ИЛИ 15, и на его выходе появляется сигнал, открывающий элемент И 19. Блок 6 на выходе 20 вырабатывает импульсный сигнал, который, пройдя через открытый элемент И 19„ поступает на третий вход регистра 18 признака результата и стробирует при. ем информации в него.

Если возникает необходимость установить признак результата путем непосредственного его задания в микрокоманде, то в поле 5 записывается код, возбуждающий выход 14 дешифратора 13. Выработанный сигнал посту- . пает на управляющий вход коммутатора

8 и через элемент ИЛИ 15 на первый вход элемента И 19, открывая последний, разрешая стробирование приема информации в регистр 18 признака результата. Коммутатор 8 переключается

1 так, что осуществляет подключение части разрядов 7 поля ветвления 3 на второй вход регистра признака результатов 18.

В общем случае установка признака результата возможна в любой микрокоманде микропрограммы (а не только в последней, как в известной), при этом нельзя осуществить ветвление.

Если установка регистра 18 признака результата в данной команде не требуется, то ни в одной микрокоманде предлагаемой микропрограммы в поле 5 не записывается код, разрешающий стробирование приема информации в регистр 18 признака результата, т.е. не записывают коды, возбуждающие выходы 14 и 16 дешифратора 13.

Таким образом, установка признака результата производится без потерь времени одновременно с выполнением микрокоманды. Кроме того, введение второго дешифратора, элемента И, элемента ИЛИ в коммутаторе позволяет расширить функциональные возможности устройства за счет обеспечения возможности устанавливать признак результата в любой микрокоманде микропрограммы, реализации режима ожидания на любой заданной микрокоманде и задания признака результата непосредственно в микрокомандном слове.

Формула изобретения

Иикропрограммное устройство управления, содержащее блок памяти мик934473

f0 о

20 рокоманд, вход которого соединен с вы ходом регистра адреса, регистр признака результата, операционный блок, первый дешифратор и блок регистров, причем выходы ветвления и микроопераций блока памяти микрокоманд соединены с одноименными входами операционного блока, первый выход которого соединен с входом блока регистров, первый выход последнего соединен с третьим входом операционного блока и с первым входом регистра адреса, второй вход которого соединен с адресным выходом блока памяти микрокоманд, четвертый вход операционного блока соединен с выходом регистра признака результата, первый вход последнего — с выходом первого дешифратора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности установления признака результата в любой микрокоманде микропрограммы непосредственно в микрокомандном слове, в него дополнительно введены второй ! дешифратор, элемент И, элемент ИЛИ . и коммутатор, причем вход второго дешифратора соединен с четвертым выходом блока памяти микрокоманд, пер-1 вый выход второго дешифратора соединен с управляющим входом коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен со вторым выходом второго дешифратора, а выход — с первым входом элемента И, второй вход которого соединен со вторым выходом операционного блока, а выход - со вторым входом регистра признака результата, первый вход коммутатора соединен со вторым выходом блока регистров, второй вход коммутатора - с частью разрядов выхода ветвления блока памяти микрокоманд, другая часть разрядов выходов ветвления которого соединена с входом первого дешифратора, выход коммутато. ра соединен с третьим входом регистра признака результата, а третий вы. ход второго дешифратора соединен с пятым входом операционного блока.

Источники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

К 291201, кл. G 06 F 9/22, 1969.

2. Авторское свидетельство СССР

М 456271, кл. С 06 F 9/22, 1973 (прототип).