Умножитель частоты периодических импульсов

 

Союз Советск ик

Социалистичесиик

Республик

O ll И C A H И Е (11935956

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6!) Дополнительное к авт. свид-ву (22) Заявлено 28. 07. 80 (2l ) 2985484/18-24 (5) ) М. Кл.

G Гб F 7/68 с присоеаинением заявки М

3Ьеударстеенный кеинтет

СССР (23) Приоритет ао лелем нзебретеннй н еткрытнй

ОпУбликовано 15 06. 82. Бюллетень № 22 (53) ДК 681. .325(088.8) Дата опубликования описания 16.06.82 (72) Автор. изобретения

A.С. Карпицкий (7!) Заявитель (54) УИНОЖИТЕЛЬ ЧАСТОТЫ ПЕРИОДИЧЕСКИХ

ИМПУЛЬСОВ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке информации, представленной в виде периодических частотно-им5 пульсных последовательностей.

Известен умножитель частоты, содержащий генератор тактовых импульсов, делители частоты, счетчики, 1О регистр, блок совпадения кодов, триггер и элементы И и ИЛИ $1).

Недостатком умножителя является низкая точность умножения частоты следования импульсов.

Известен также умножитель частоты, содержащий генератор тактовых импульсов, счетчики, сумматоры, регистры, триггер, дешифратор, блок сравнения. кодов, коммутатор фазы, блок задержки и элемент ИЛИ 32).

Недостаток умножителя — пониженная динамическая точность умножения частоты.

Известен умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, управляющему входу блска синхронизации и к первому входу первого элемента И, соединенно" го выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключенного входом обнуления к выходу блока сравнения кодов, первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а информационным входом - к выходу старшего разряда первого сумматора, соединенного выходом остальных разрядов с информационным входом первого регистра, первым входом - с выходом второго регистра, а вторым входом - с выходом первого регистра, вход обнуления которого подключен

93595б

«г ч \ к шине ввода умножаемои частоты, второму входу обнуления первого счетчика, управляющим входом второго и третьего регистров, входам обнуления второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ, выход которого является выходом умножителя частоты, а второй вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делителя частоты, причем выход старшего разряда первого делителя частоты подключен к счетному входу второго счетчика, а входы блока сравнения кодов соединены с выходами третьего регистра и первого счетчика, причем информационные входы второго и третьего регистров подключены соответственно к выходам первого делителя частоты и второго счетчика (3j.

Недостатком известного устройства является низкая динамическая точность умножения и неравномерность следования выходных импульсов при высокой скорости изменения частоты следования входных импульсов.

Цель изобретения — уменьшение динамической погрешности умножения и повышение равномерности следования выходных импульсов.

Для достижения цели B умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, управляющему входу блока синхронизации и к первому входу" первого элемента И, соединенного выходом со счетным входом первого счетчика, a вторым входом — с выходом блока синхронизации, подключенного входом обнуления к выходу блока- сравнения кодов, первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а информационным входом — к выходу старшего разряда первого сумматора, соединенного выходом остальных разрядов, с информационным входом первого регистра, первым входом — с выходом второго регистра, а вторым входом - с выходом первого регист5

5 fJ

15 в ) ра, вход обнуления которого подключен к шине ввода умножаемой частоты, второму входу обнуления первого счетчика, управляющим входам второго и третьего регистров, входам обнуления второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ, выход которого является выходом умножителя частоты, а второй вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делителя чañoòTîoòTfûf, причем выход старшего разряда первого делителя частоты подключен к счетному входу второго счетчика, а входы блока сравнения кодов соединены с выходами третьего регистра и первого счетчика, допол ительно введены второй и третий сумматоры, четвертый и ". ÿòûé регистры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом — к выходу четвертого регистра, соединенного управляющим входом с выходом блока сравнения кодов, а информационным входом — с выходом пятого регистра, подключенного первым информационным входом к кодовому выходу первого делителя частоты, второму входу второго сумматора и к первому входу третьего сумматора, вторым информационным входом — к выходу второго счетчика, третьему входу BTopof o сумматора и к второму входу третьего сумматора. а уг равляющигл входом — к шине ввода умножаемой частоты, причем выход второго сумматора соединен с третьим входом третьего сумматора, подключенного выходом младших разря-, дов к информационноглу входу второго регистра, а выходом старших разрядов — к информационному входу треTьего регистра.

На чертеже изображена блок-схема умножителя частоты псриодических импульсов. умножитель частоты периодических импульсов содержит генератор 1 тактозых импульсов, подключенный выходом к счетному входу первого делителя

2 частоты, управляющему входу блока

3 синхронизации и к первому входу первого элемента И ч, Элемент И 4 соединен выходом со счетным входом первого счетчика 5, а вторым вхо935956 дом — с выходом блока 3 синхронизации. Блок 3 подключен входом обнуления к выходу блока 6 сравнения кодов, первому входу обнуления счетчика 5, первому входу второго элемента И 7, счетному входу второго делителя 8 частоты и к управляющему входу первого регистра 9, а информационным входо» вЂ” к выходу старшего разряда первого сумматора 10, соединенного выходом остальных разрядов с информационным входом регистра 9, первым входом — с выходом второго регистра 11, а вторым входом — с выходом регистра 9. Вход обнуления регистра 9 подключен к шине 12 ввода умножаемой частоты, второму входу обнуления счетчика 5, управляющим входом второго и третьего регистров

11 и 13, входом обнуления второго счетчика 14 и делителей 2 и 8 частоты, первому входу триггера 15 и к первому входу элемента ИЛИ 16. Выход элемента ИЛИ 16 является выходом умножителя частоты, а второй вход соединен с выходом элемента И 7. Элемент И 7 -подключен вторым входом к выходу триггера 15, соединенного вторым входом с выходом делителя 8 частоты. Выход старшего разряда дели- ЗО теля 2 подключен к счетному входу счетчика 14, а входы блока 6 сравнения кодов соединены с выходами регистра 13 и счетчика 5. Преобразователь 17 кода подключен выходом к 35 первому входу второго сумматора 18, а входом — к выходу четвертого регистра 19. Регистр 19 соединен управляющим входом с выходом блока 6 сравнения кодов, а информационным 40 входом — с выходом пятого регистра

20. Регистр 20 подключен первым информационным входом к кодовому выходу делителя 2 частоты, второму входу сумматора 18 и к первому входу третьего сумматора 21, вторым информа ционным входом — к выходу счетчика

19, третьему входу сумматора 18 и к второму входу сумматора 21, а управляющим входам — к шине 12 ввода умно- в жаемой частоты. Выход сумматора 18 соединен с третьим входом сумматора

21, подключенного выходом младших разрядов к информационному входу регистра 11 а выходом старших разрядовк информационному входу регистра 13.

Умножитель частоты периодических импульсов работает следующим образом.

Тактовые импульсы периода Т с выхода генератора 1 поступают через

m-разрядный делитель 2, с коэффициентом деления К,, равным требуемому коэффициенту умножения умножителя, на вход п-разрядного счетчика 14.

Спустя промежуток времени, равный периоду Tg . умножаемой частоты, в

1 счетчике 14 и в делителе 2 будут зафиксированы соответственно целая и дробная части от деления количества импульсов (Й„.), поступивших на вход делителя 2, на коэффициент К

По окончании текущего периода умножаемой частоты, эти результаты соответственно переносятся в младшие разряды и в старшие и разрядов регистра 29.

По окончании каждого 1-го периода входного сигнала в регистре 19 за писывается (man) — разрядный код предыдущего периода N „ <, на выходе преобразователя 17 кода сформировывается (m A41)-разрядный дополнительный код числа N „ <, причем старший разряд является знаковым. Этот код с выхода преобразователя 17 кода пос тупает на первый вход сумматора 18, на остальные входы которого поступает прямой код i-го периода N „ с кодового. выхода делителя 2 частоты и с выхода счетчика 14. В результате на выходе сумматора 18 формируется код алгебраической разности

hN„=N -N„. „ . Полученный код поступает на третий вход сумматора 21, на остальные входы которого так же как и на сумматор 18 поступает прямой код N . При этом на выходе сумматора 21 формируется прогнозируемый код (i+1)-го периода Й„ +„ =Й„ д144.

По окончании импульса на входной шине 12 младшие m разрядов кода

1 числа Н переносятся в регистр 11, 1+1 а старшйе и разрядов - e регистр 13.

В этот же момент обнуляются регистр

9 и счетчик 5.

В следующий (i+1)-ый период входного сигнала работа описанной части умножителя происходит аналогично.

В течение (1+1)-го периода результат и, записанный в регистре 3, 1 1 сравнивается посредством блока 6, с текущим значением числа импульсов, сосчитанных счетчиком 5. В момент совпадения кодов на входах блока 6, на его выходе формируется импульс, который сбрасывает счетчик 5 и через

935956 элемент И 7 и элемент ИЛИ 16 проходит на выход умножителя. Первый с начала (i +1) - го периода импульс с выхода блока 6 переписывает код М из регистра 20 в регистр 19. Если при этом 5 элемент И 4 открыт в течение всего (i+1) периода умножаемой частоты, то импульсы на выходе блока 6 появляются через интервалы времени ht

l. IO (j7Î, где (—, j - целая часть ! отношения. В результате на выходе умножителя каждый Р -ный импульс появляется с опережением (ошибкой)

l. (на время 1Р= — Т Р где —" — (М1+4) И1б

Р1 1(1О, 1к1 дробная часть отношения.

Уменьшение данной ошибки статичес кого характера при работе умножителя происходит следующим образом. Код остатка от деления М „„ на К с выхо да регистра 11 поступает на первый вход сумматора 10. По приходу первого импульса с выхода блока 6 этот код с сумматора 10 переписывается в регистр 9, и с выхода регистра 9 подается на второй вход сумматора 10, Таким образом, в течение периода умножаемой частоты сумма1ором 10 производится сложение кодов остатков, причем результат увеличиьается на д й„+ с приходом каждогo иипульса с выхода блока 6, Если текущее значение суммы остатков равно или превышает число !<, то на выходе старшего разряда сумматора 10 формируется сигнал логической единицы. Зтот сигнал с выхода сумматора

i0 поступает на информационный вход блока 3, приведенного в исходно состояние импульсом с блока 6 и управляемого импульсами генератора 1.

Блок вырабатывает импульс длительностью Т,, который закрывает на время Тр элемент И 4, запрещая прохождение на вход счетчика 5 одного импульса с выхода генератора 1.

В результате, благодаря тому, что для формирования выходных импульсов в течение (i%1)-го периода входного сигнала используется Hp код I ãî периода (как в известном устройстве), а прогнозируемое значение кода (i+1)-го периода, удается значительно уменьшить динамиче. кую ошибку умножителя. При плавном же изменении периода входного сигнала ошибка умножителя практически полностью определяется ошибкой статического характера, не превышающей Т,.

Для синхронизации и привязки последнего выходного импульса к концу периода умножаемой частоты импульсы с выхода блока 6 поступают на счетный вход делителя 8 с коэффициентом К.

Если на счетный вход делителя 8 успело поступить К импульсов, а период умножаемой частоты еще не окончился, то сигнал с Выхода делителя

8 закрывает через триггер 15, элемент

И 7 и прекращает подачу импульсов на выход умножителя.

Таким образом, предлагаемый умножитель позволяет по сравнению с известным,,за счет введения коррекции по изменению периодов Т, уменьшить неравномерность следования импульсов выходной последовательности при большой скорости изменсния периода входного сигнала и уменьшить динамическую ошибку умножения частоты, нто и определяет возможную техникоэкономическую эфф".êтивность предла .аемого умножителя. формула изобретения

Умножитель частоты периодических иклу..":ьсов „содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоть1, управляющему Входу блока синхронизации и к первому входу первогo элемента И, соединенного

Выходом со счетным входом первого счетчика, а вторым входом с Выхо дом блока синхронизации, подключенного входом обн ления к выходу блока сравнения кодов., первому входу обнуления первого счетчика, первому входу второго элемента И, счетному входу второго делителя частоты и к управляющему входу первого регистра, а, информационным входом - к вымоду старшего разряда первого сумматора. соединенного выходом остальHblx DB3p. Дов с информационным Вмо дом первого регистра. первым входом — с выходом второго регистра, вгорым входом — с выходом первого регистра, Вход обнуления которого подключен к шине ввода умножаемой частоты, второму входу обнуления перво o o".e IHè à, управляющим входам второго и третьего регистров, вхо935956

10 дом обнуления второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ, выход которого является выходом умножителя частоты, а второй 5 вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делителя частоты, причем выход старшего разряда первого делителя частоты подключен к счетному входу второго счетчика, а входы блока сравнения кодов соединены с выходами третьего регистра и первого счетчика, отличающийся тем, что, с целью уменьшения динамической погрешности умножения и повышения равномерности следования выходных импульсов, в умножитель частоты 20 дополнительно введены второй и третий сумматоры, четвертый и пятый регистры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом - . выходу 25 четвертого регистра, соединенного управляющим входом с выходом блока сравнения кодов, а информационным входом - с выходом пятого регистра „ подключенного первым информационным входом к кодовому выходу первого делителя частоты, второму входу второго сумматора и к первому входу третьего сумматора, вторым информационным входом - к выходу второго счетчика, третьему входу второго сумматора и к второму входу третьего сумматора, а управляющим входом - к шине ввода умножаемой частоть, причем выход второго сумматора соединен с третьим входом третьего сумматора, подключенного выходом младших разрядов к информационному входу вто" рого регистра, а выходом старших разрядов - к информационному входу третьего регистра.

Источники информации, принятые ео внимание при экспертизе

1 ° Авторское свидетельство СССР

498624 кл. G 06 F 7/39е 1970 °

2. Авторское свидетельство СССР по заявке У 2923505/18-24, кл. G 06 F 7/68, 30.04.80.

3. Авторское свидетельство СССР по заявке N 2806947/18-24, кл. G 06 F 7/52

1979 (прототип).

935956

Составитель С. Казинов

Редактор Т. Парфенова Техред К.Мыцьо Корректор М Шароши

Заказ 213/52 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная,