Запоминающее устройство

 

О П И С А Н И Е < 942149

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свид-ву (22)3a s eHo 16.07.80 (21) 2961158/18 24 с присоединением заявки J4 (23) Приоритет

Опубликовано 07.07.82, Бюллетень ¹25 (Sl)M. Кл.

Q1l С 11/34 Ьеударетеенньй квинтет

СССР

II0 денем нэо4ретеннй н етерытнй (53) УДК681. . 327.6 (088.8) Дата опубликования описания QQ,07.82 (72) Автор изобретения

И. И. KJIHMBC

f-,y )

Конструкторское бюро Шяуляйского телевиэи нного завода (7I) Заявитель (54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано дня запоминания информапии в телевижонных системах.

Известно запоминающее устройство, содержащее тиристор, коммутирующие. транжсторы и режсторы (11 .

Недостатком известного устройства является неудовлетворительное быстродействие иэ-за ограниченной скорости включения и вьпапочення тиристоров, большое количество элементов в ячейке памятив

Цель изобретения — повышение быстродействия устройства.

Постав}тенная цель достигается тем, что в запоминающем устройстве, содержащем ячейку памяти, состоящую иэ коммутирующего р- И -р-транзистора, 20 база которого через нагрузочный резистор соединена с эмиттером и шиной питания, блок сброса, кнопочный переключатель, первый вывод которого соединен с шиной

2 питания, и общую шину, в ячейку памяти введены переключающий И - p - Итранжстор и два дополнительных нагрузочных режстора, первый вывод первого иэ которых подключен к коллектору коммутирующего p — И вЂ” р -транзистора, второй — к базе переключающего И вЂ” рИ-транзистора и первому выводу второ-. го дополнительного нагрузочного резистора, второй вывод которого подключен к общей шине, а коллектор переключающего и - р — N -транзистора подключен к базе коммутирующего p - И - ртранжстора, блок сброса выполнен иэ двух переключающих транжсторов оди-. накового типа проводимости и четырех нагрузочньцс и одного суммирующего режсторов, причем база первого переипочаюшего транжстора подключена к коллектору второго переключающего транжстора и через первый нагрузочный режстор к шине питания, эмиттеры переключаюших транжсторов и первый нывод суммирующего режстора подключены к обшей шине, каш ор первого переключающего транжстора подключен через второй нагрузочный резистор к эмиттеру переключающего транжстора ячейки памяти, база второго переключающего транжстора пощшючена к второму выводу суммирующего резистора и через третий нагрузочный режстор к коллектору коммутирующего траижстора ячейки памяти, второму выводу кнопочного пе- i 0 реключателя и первому выводу четвертого нагрузочного режстора, второй вывод которого подключен к обшей шине.

На чертеже представлена принципиальная электрическая схема запоминающего устройства.

Запоминающее устройство состоит из ряда. ячеек 1 памяти и блок 2 сброса. Каждая ячейка 1 памяти содержит коммутирующий транзистор 3, база которого через режстор 4 соединена с эмнттером и шиной 5 питания. Коллектор через два последовательно соединенных резистора 6 и 7 подключен к обшей шине

8, Общая точка соединения этих режсто ров соединена с базой переключающего транжстора 9.

Блок 2 сброса состоит из двух транзисторов 10 и 11 p - р — И типа, ре30 зисторов 12 и 13, суммирующего резистора 14, нагрузочного режстора 15, кнопочного переключателя 16, нагрузочного резистора 17.

Запоминающее устройство работает следующим образом.

В исходном состоянии после випочения напряжения питания ячейки памяти закрыты. Закрыты транжсторы 3 и 9 всех ячеек памяти, транзистор 11 закрыт, а транжстор 10 открьгг. При нажатии кнопки переключателя 16 первой ячейки закорачиваются выводы коллектор-змие тер транжстора 3 этой ячейки, открывается транжстор 9 этой ячейки и его коллекторный ток открывает транзистор

3, который остается открытым и после отпускания кнопки. Так как напряжение на эмиттерном переходе транжстора 11 недостаточно, транжстор 11 закрыт, а транзистор 10 открыт. При нажатии 50 любой другой кнопки 16 через режстор

14 протекает суммарный ток резистора

17 ранее включенной ячейки 1 и резистора 17 ячейки 1, кнопка которой нажата. Напряжение перехода база-емиттер 55 транзистора 11 превышает напряжение отпирания, транжстор 11 открывается, транзистор 10 закрывается, в результате чего цепь эмиттерных токов транжсторов 9 оказывается разорванной, и первая ячейка памяти, кнопка которой не нажата, отключается, а вторая ячейка памяти, кнопка которой нажата, включается.

Введение в запоминающее устройство транжсторов взамен тиристоров позволяет повысить быстродействие устройства, уменьшить количество выводов устройства. Отсутствие конденсаторов в устройстве позволяет изготовить его в интегральном исполнении.

Формула изобретения

Запоминающее устройство, содержащее ,ячейку памяти, состоящую иэ коммутирующего р — и — p -транжстора, база которого через нагрузочный режстор соединена с эмиттером и шиной питания, бпок сброса, кнопочный переключатель, первый вывод которого соединен с шиной питания, и общую шину, о т л и ч а юш е е с я тем, что, с целью повышения быстродействия устройсгва, в ячейку памяти введены переключающий p — р

И -транзистор и два дополнительных нагрузочных режстора, первый вывод первого из которых подключен к коллектору коммутирующего — И вЂ” р -транзистора, второй - к базе переключающего И вЂ” p - И -транжстора и первому выводу второго дополнительного нагрузочного режстора, второй вывод которого подключен к общей шине, а коллектор переключающего И.- p - И -транзистора подключен. к базе коммутирующего

p - И, — р -транзистора, блок сброса выполнен из двух переключаюших транжсторов одинакового типа проводимости и четырех нагрузочных и одного суммирующего резисторов, причем база первого переключающего транжстора подкюпочена к коллектору второго переключающего транзистора и через первый нагру зочный резистор к шине питания, эмиттеры переключающих транжсторов и первый вывод суммирующего режстора подключены к общей шине, коллектор первого переключающего транжстора подключен . через второй нагрузочный резистор к эмнттеру перещпочаюшего транзистора ячейки памяти, база второго переключающего транжстора подключена к второму выводу суммирующего резистора и через третий нагрузочный режстор к коллектору коммутирующего тран942149

5 жстора ячейки памяти, второму выводу кнопочного переключателя и перВому выводу четвертого нагруэочного резистора, второй вывод KOTopoFo подкзпочен к об» щей шине.

Источники информапни, принятые во внимание при экспертиэе

1. Авторское свидетельство СССР

% 631986, кл. G ll С 11/34, 1978 (прототип).

Составитель В. Костин

Редактор С. Юско Техред Т.Маточка Корректор Г. <Ð

Заказ 4853/46 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г, Ужгород, ул. Проектная, 4