Цифровой анализатор спектра

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Советскик

Социалистическик

Республик (ii)949534 (61) Дополнительное к авт. сеид-ву— (22) 3вявлеио 29 ° 12 ° 80 (21) 3226635/18-21

Р М К з

G R 23/16 с присоединением заявки ¹â€”

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет— ($3) УДК 621. 317.. 757 (088. 8) Опубликовано 070882 Бюллетень ¹ 29

Дата опубликования описания 070882 (72) Автор изобретения

A.Â.3åëåíêîâ

I 1д

f и, г ° (, - - . 4,Ь,ц j

Рижский Краснознаменный институт инженеров=ыраждайской авиации им. Ленинского комсомола (71 ) 3a яв и тель (54) ЦИФРОВОИ АНАЛИЗАТОР СПЕКТРА

Изобретение относится к электроизмерительной технике и может быть использовано в устройствах для вычисления корреляционных функций детерминированных и случайных процессов.

Наиболее близким техническим решением является анализатор, содержа щий аналого-цифровой преобразователь, вычитатель, блок управления и измерительные каналы с цифровыми рекурсивными фильтрами,(11.

Однако их быстродействие и точность являются недостаточными иэ-эа сложности арифметических устройств и большого объема памяти.

Цель изобретения — повышение быстродействия и точности анализа.

Эта цель достигается тем, что в цифровой анализатор спектра, содержащий последовательно соединенные ограничитель, аналого-цифровой преобразователь и оперативно-запоминающее устройство, а также блок управления, связанный с вторыми входами указанных блоков, эа исключением ограничителя, и и каналов измерения, каждый из которых содержит регистр хранения и выдачи кода, дополнительно введены вычитатель, в первый канал измерения — сумматор и регистр, а во все другие каналы сумматор и умножитель,при этом. вычитатель вклю- чен между выходом аналого-цифрового преобразователя и объединенными входами сумматоров всех каналов, выход сумматора первого канала подключен к входу регистра, выход которого через регистр хранения и выдачи кода соединен с вторым входом сумматора, выходы сумматоров других каналов подключены ко входам своих умножителей, выходы которых также через регистры хранения и выдачи кодов соединены с вторыми входами сумматоров, а выходы блока управления связаны с управляющими входами всех регистров хранения и выдачи кодов, умножителей и регистра первоГо канала.

На чертеже представлена структурная схема анализатора.

Анализатор содержит ограничитель

1, аналого-цифровой преобразователь (АЦП) 2, блок 3 управления, оперативно-запоминающее устройство (ОЗУ) 4, вычитатель 5, сумматоры 6, регистры

7 хранения и выдачи кода, умножители 8 и регистр 9.

Работа анализатора основана на использовании числового базиса Ферма949534

Рейдера с корнем из единицы порядка

N = 2, n †целое, равным 2. Это достигается заменой арифметических устройств, выполняющих комплексные операции сложения и умножения на арифметические устройства, выполняю- 5 щие арифметические операции по модулю чисел Ферма с корнем N-ой степени из единицы, равным 2, и заменой "комплексных" ячеек памяти на обычные ячейки оперативной памяти с полным исключением постоянной памяти.

Анализатор работает следующим об-. разом.

Исследуемый сигнал поступает на вход ограничителя 1. Ограничитель 1 15 необходим для получения однозначного представления по амплитуде результа= та вычисления корреляции. С выхода ограничителя 1 сигнал подается на вход аналого-цифрового преобраэова- 20 теля (АЦП) 2, который обеспечивает представление отсчетов исследуемого сигнала в цифровой форме как целых чисел по модулю M. АЦП 2 синхрониэируется импульсами с выхода блока 3 25 управления. После прихода каждого .синхронизирующего импульса на выходе

AUD 2 формируется код очередного отсчета исследуемого сигнала, представленного в виде целого числа по модулю М, который поступает в оперативно-запоминаемое устройство ОЗУ 4 для записи в первую ячейку памяти и одновременно на вход уменьшаемого вычитателя 5. На вход вычитаемого вычитателя 5 в это же время подается с выхода считывания (иэ N-ой ячейки)

ОЗУ код отсчета, задержанного íà N.

ОЗУ 4 выполняет роль цифровой линии задержки и имеет N одинаковых ячеек 40 памяти, соединенных последовательно так, что образуется стековое запоминающее устройство. Для управления записью и считыванием в ОЗУ подаются импульсы синхронизации от блока 3 управления. Код результата вычитания.по модулю М с выхода вычитателя

5 одновременно подается на сумматоры

6 по модулю М всех N каналов. На второй вход сумматоров 6 в это же время поступает код числа с выхода 50 считывания регистра 7. Для выдачи этого кода на вход управления регистра 7 подаются импульсы синхронизации с выхода блока 3 управления, Во всех каналах, кроме первого, после сумма- 55 тора 6 включается умножитель по модулю М, который обеспечивает умножение числа, поступающего с выхода сумматора 6, на соответствующую номеру канала отрицательную степень gp числа 2 по модулю М, а именно на

2 "(mod M)al (modM), где i = 1,2,3,. ...N-1 на единицу меньше номера данного канала. Умножитель 8 второго канала обеспечивает умножение по, 65 модулю М на 2 / 2"-", а умножитель

8 N-ro канала соответственно на

2 -« 2 . Для умножения на степени

2 по модулю М необходимо выполнить сдвиг вправо в регистре двойной длины на число разрядов, равное целому показателю степени, если он отрицательный, или влево на такое же число разрядов, если показатель степени положительный. После сдвига необходимо выполнить вычитание по модулю М содержимого младших разрядов из содержимого старших разрядов регистра или наоборот, если показатель степени положительный. Для выполнения операции сдвига и вычитания умножители 8 по модулю М синхронизируются блоком 3 управления. Результат умножения с выхода умножителей 8 считывается и записывается в регистры 7, а также поступает на выход соответствующего канала. В первом канале код результата на выход канала и регистр 7 подается через аналогичный регистр 9 с выхода сумматора 6. Для записи на управляющий вход регистров 7 подаются импульсы от блока 3 управления. Эти импульсы запаздывают относительно импульсов синхронизации АЦП 2, по крайней мере, на время выполнения операции умножения по модулю М для самого большого сдвига на N-1 разрядов (умножение на 2-(" ).

Использование вместо арифметических устройств, выполняющих комплексные операции сложения н умножения арифметических устройств 5-9 по модулю чисел Ферма с корнем иэ единицы порядка N« равным 2, позволяет упростить анализатор скользящего спектра, увеличить его быст.— родействие и точность. Последнее достигается эа счет исключения шумов квантования арифметических операций при выполнении их по модулю N.

Формула изобретения

Цифровой анализатор спектра, содержащий последовательно соединенные ограничитель« аналого-цифровой преобразователь и оперативно-запоминающее устройство, а также блок управления, связанный с вторыми входами указанных блоков, эа исключением ограничителя, и и каналов измерения, каждый иэ которых содержит регистр хранения и выдачи кода, о т л и ч а ю шийся тем, что, с целью повышения быстродействия и точности анализа, в него введены вычитатель, в первый канал измерения — сумматор и регистр, а во все другие каналы сумматор и умножитель, при этом вычитатель включен между выходом аналого-цифрового поеобразова949534

Рис 4

Составитель A.aðëîâ

РеДактоР А.КозоРиз ТехРед Л. Пекарь КоРРектоРН.КоРоль

Заказ 5740/33 Тираж 717 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4 теля и объединенными входами сумматоров всех каналов, выход сумматора первого канала подключен к входу регистра, выход которого через регистр хранения и выдачи кода соединен с вторым входом сумматора, выходы 5 сумматоров других каналов подключены к входам своих умножителей, выходы которых также через регистры хра-. нения и выдачи кодов соединены с вторыми входами сумматоров, а выхо- 10 ды блока управления связаны с управляющими входами всех регистров хранения и выдачи кодов, умножителей и регистра первого канала.

Источники информации, принятые во внимание при экспертизе

1. Оботнин А.Н., Страшнин Е.Э.

Алгоритмы определения скользящего спектра. — "Автометрия", M., 1975, .Р 1, с.30-36.