Имитатор дискретного канала связи

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскнк

Соцналнстнческнк

Респубттнк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву 9 807312 (22) Заявлено 15.1280 (2t) 3214759/18-24

Р М К з

С 06 Р 15/20 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

t$3) УДК 881.3 (088. 8) Опубликовано 150832. Бюллетень ¹ 30

Дата опубликования описания 150882 (72) Авторы изобретения

О. Б. Юминов, И.3. Климов и Н. П. Парфе

Ò3 " "

ГИ чк::.:. вМЪ ЛИ; .,"

Ижевский механический институт (7t) Заявитель (54) ИМИТАТОР ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относится к радиотехнике и может быть использовано для анализа помехоустойчивости систем обработки дискретных данных.

По основному авт .св. Р 807312 известен имитатор дискретного канала связи, содержащий сумматор по модулю два, выход и первый вход которого являются соответственно выходом и первым входом имитатора, блок синхронизации, первый вход которого является вторым входом имитатора, а выход блока синхронизации соединен с входом генератора марковской последовательности, первый выход которого соединен с вторым входом блока синхронизации и с входом датчика случайных чисел, блок промежуточной памяти, пороговый сумматор и элемент И, выход которого соединен с вторым входом сумматора по модулю два, а первый и второй входы элемента Й подключены соответственно к выходу порогового сумматора и к вто. рому выходу генератора марковской последовательности, третий выход которого через блок промежуточной памяти соединен с первым входом порогового сумматора, второй вход которого подключен к выходу датчика случайных чисел (1).

Недостатком данного имитатора является то, что он моделирует только ошибки трансформации и.не учитывает сшибки дробления, которые проявляются в разбиении переданного символа на ряд более коротких импульсов, что снижает достоверность мсделирования дискретного канала.

Цель изобретения — повышение достоверности моделирования дискретного канала связи.

Это достигается тем, что в имитатор дискретного канала связи дополнительно введены два триггера, генератор случайного числа, дополнительный генератор марковской последовательности, генератор тактовых импульсов, элемент запрета, сдвигающий регистр, дешифратор, элемент

ИЛИ, элемент задержки, ключ и коммутатор, один информационный вход которого непосредственно, а другой через дополнительный генератор марковской последовательности соединен с выходом генератора случайного числа, а выход с входом дешифратора и управляющим входом элемента запрета, информационный вход которого

951318

20 подключен к выходу генератора тактовн импульсов „а выход элемента запрета соединен с управляющим входом сднигающего регистра, выход которого соединен с первым входом элемента ИЛИ, а также через последо- 5 вательно соединенные элемент задержки, ключ и триггер подключен к одному из входов сумматора по модулю дна, нуленой выход дешифратора соединен с управляющим входом ключа 10 и вторым входом элемента ИЛИ, à остальные выходы дешифратора подключены к разрядным входам сдвигающего регистра соответственно, выход элемента ИЛИ соединен со счетным выходом второго триггера, единичный и нулевой выходы которого подключены соответственно к управляющему входу коммутатора и входу генератора случайного числа.

Иа чертеже п >иведена структурная схема устройства.

Имитатор дискретного канала связи содержит блок 1 синхронизации, генератор 2 марковской последовательности, блок 3 промежуточной памяти, пороговый сумматор 4, датчик 5 случайных чисел, элемент И 6, коммутатор 7, дополнительный генератор 8 марковской последовательности, генератор 9 случайного числа, дешифратор 10, элемент 11 запрета, генератор 12 тактовых импульсов, сдвигающий регистр 13, элемент ИЛИ 14,элемент 15 задержки, ключ 16, первый триггер 17, сумматор 18 по модулю 35 два, второй триггер 19, Устройство работает следующим образом.

При включении питания триггеры 17 и 19 устанавливаются в нулевое сос- 40 тояние. Тогда сигналом с нулевого выхода триггера 19 запускается генератор 9 случайного числа, с выхода которого код равнораспределенного случайного числа, которое опре- 45 деляет время между дроблениями,поступает на вход коммутатора 7,а также запускает генератор 8 марковской последовательности, который вырабатынает код числа, определяющего время дробления и распределенного по логарифмически нормальному закону. Поскольку триггер 19 находится в нулевом состоянии, то код числа с генератора 9 поступает через коммутатор 7 на вход дешифратора

10, а также на вход элемента 11 запрета, запрещающего подачу тактовых импульсов с генератора 12 на сдвигающий вход регистра 13 на время записи в него информации с дешифра- 60 тора 10. Когда в сдвигающем регистре 13 продвигаемая единица достигает выхода, она поступает на вход элемента 15 задержки и через элемент ИЛИ 14 по счетному входу переб- 65 расывает триггер 19 в единичное состояние. В этом состоянии триггера

19 коммутатор 7 пропускает код числ.с генератора 9. Если окажется, что код числа соответствует времени дробления равного нулю, то на нулевом выходе дешифратора 10 появляется сигнал, который через элемент ИЛИ 14 перебрасывает триггер 15 в нулевое состояние, который снова запускает генератор 9 случайной последовательности, и процесс повторяется. Кроме того, сигнал с нулевого выхода дешифратора 10 поступает на ключ 16, который запрещает подачу задержанной единицы с выхода элемента задержки 15 на счетный вход триггера 17, и он не изменяет своего состояния. Если же время дробления не равно нулю, то через время задержки, равное суммарному времени переключения элемента ИЛИ 14, триггера 19, коммутатора 7, дешифратора 10, задержанная единица предыдущего цикла перебрасывает триггер 17 н единичное состояние. Таким образом, на ныходе триггера 17 — последовательность единиц и нулей с определенной длитель— ностью, которая поступает на вход сумматора 18, где происходит сложение ее с информационными сигналами и сигналами трансформации, которое вырабатывается следующим образом.

Блок 1 синхронизации нырабатывает сигнал, запускающий генератор 2 марковской последовательности. На первом такте работы генератора 2 на втором его выходе появляется сигнал, который опрашивает элемент И 6.

Поскольку на входы порогового сумматора ничего не подавалось, то на выходе элемента И 6 — низкий уровень и на вход сумматора 18 по модулю два сигнал не поступает. После окончания цикла поиска на выходе генератора 2 появляется код состояния цепи маркова, который задает адрес ячейки блока 3 памяти, в котором хранится соответствующая условная вероятность ошибки. Одновременно на третьем выходе генератора 2 марковской пос— ледовательности поянляется сигнал, который подготавливает блок 1 к новому циклу и опрашивает датчик 5 случайных чисел, который вырабатывает слу айное равнораспределенное число. Это число поступает на перный вход порогового сумматора 4, на второй вход которого поступает из блока

3 памяти соответствующая условная вероятность ошибки. Сигнал на выходе порогового сумматора 4 появляется

s том случае, если сумма слагаемых больше единицы. Таким образом, если выполняются все условия, то на входе элемента И 6 появляется единица.

В следующем такте снова запускается генератор 2 и на втором такте его ра951318 боты опрашивает элемент И 6. В результате на выходе элемента И 6 появляется сиГнал ошибки, который поступает на вход сумматора 18 по модулю два, на выходе которого получается смесь информационных символов, ошибок трансформации и ошибок дробления.

Устройство позволяет моделировать как ошибки трансформации, так и ошибки дробления, что приводит к повышению достоверности моделирования дискретного канала связи. формула изобретения

Ф

Имитатор дискретного канала связи по авт.св. У 807312, о т л и ч а юшийся тем, что, с целью повышения достоверности моделирования дискретного канала связи, в него дополнительно введены два триггера, генератор случайного числа, дополнительный генератор марковской последовательности, геиератор тактовых импульсов, элемент запрета, сдвигающий регистр, дешифратор, элемент ИЛИ, элемент задержки, ключ и коммутатор, один информационный вход которого непосредственно, а другой через дополнительный генератор марковской последовательности соединены с выходом генератора случайного числа, а выход — с входом дешифратора и управляющим входом элемента запрета, информационный вход которого подключен к выходу генератора тактовых импульсов, а выход элемента запрета соединен с управляющим входом сдвигающего регистра, выход которого соединен с первым входом элемента

ИЛИ, а также через последовательно соединенные элемент задержки, ключ и триггер подключен к одному из входов сумматора по модулю два, .нулевой выход дешифратора соединен с управляющим входом ключа и вторым !

5 входом элемента ИЛИ, а остальные выходы дешифратора подключены к разрядным входам сдвигающего регистра соответственно, выход элемента

HJIH соединен со счетным входом втощо рого триггера, единичный и нулевой выходы которого подключены соответ— ственно к управляющему входу коммутатора и входу генератора случайного числа.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 807312, кл. G 06 F 15/20, 1978 (прототип).

951318

Составитель В. Ф

Редактор К. Волощук Техред 3. Палий

Корректор Г. Orap

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 5951/56 Тираж 731 Подписное

ВНИИПИ Государственного комнтета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5