Устройство для обработки радиосигналов

 

Союз Советских

Социалистических

Республик

О П И С А И И Е (1955083

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву(22)Заявлено 23.09.80 (21) 2984252/18-24 (5))Я Кл

6 06 F 15/32 с присоединением заявки ¹

Гоеуяарстееииый комитет (23) Приоритет оо делан изобретений и открытий

Опубликовано 30.08.82, Бюллетень ¹ 32 (53) УДК 681. .335(088.8) Дата опубликования описания 30 .08. 82

Б.А. Арансон, Н.П. Бычков, А.В. Гуров, Б.С. Кукис„,:,, Л.В. Сабаев, В.Е. Прохоренко и С.Г. 4екин, М: >j (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ РАДИОСИГНАЛОВ

1

Изобретение относится к вычислител ь ной техни ке и может и споль зоваться B качестве приставки к элект. ронн1км вычислительным машинам (ЭВМ) при решении различных задач цифровой обработки радиосигналов в реальном масштабе времени.

Известны универсальные ЭВМ, которые способны реыать задачи цифровой обработки радиосигналов, поступающих с выхода аналого-цифровых преобразователей (11.

Однако эти ЭВМ ймеют, как правило, один процессор, обеспечивающий недостаточное быстродействие, большую (сотни килобайт) оперативную память.

Для решения задач цифровой обработки радиосигналов в реальном масштабе времени требуется более высокое быстродействие (несколько десятков миллионов операций в секунду) и сравнительно небольшая память (единицы килобайт), поэтому решение указанных задач в реальном масштабе времени с помощью одной ЭВМ оказывается, в ряде случаев, невозМожным, а создание комплекса иэ нескольких ЭВМ - эх.оно5 мически невыгодным.

Из вестно устройство, содержащее многополюсник, регистр адреса, буферный регистр f2) .

Оно позволяет увеличить быстродействие вычислительного комплекса эа счет выполнения таких операций, которые в ЭВМ из-за программного метода вычислений требуют больших за," трат машинного времени.

15 Наиболее близким по технической сущности к иэобретению является устройство, в котором входное устройство подключено к блоку памяти, выходы последнего через два вероятностных

2о элемента соединены с логической схемой И, а выходы блока управления соединены непосредственно и через блок коммутации с блоком памяти (31. ход которого подключен к третьему входу блока регистров, вход регистра соединен с выходом буферного регистра, второй выход регистра подключен к информационному входу блока формирования управляющих сигналов, четвертый и пятый выходы которого подключены соответственно к адресному и тактовому входам блока постоянной памяти, шестой выход соединен с тактовым входом регистра, седьмой выход подключен к тактовым входам накапли-, вающих сумматоров, восьмой и девятый выходы блока формирования управляющих сигналов соединены соответственно с тактовыми входами блока извлечения квадратного корня и блока регистров.

Кроме того, блок формирования управляющих сигналов в устройстве содержит счетчики номера такта, номера канала и номера временного отсчета, три схемы сравнения, сумматбр адреса, регистр адреса, формирователь синхросигналов обработки и фоомирователь синхросигналов передачи, вход которого является входом блока, а выходы . подключены соответственно к первым входам сумматора адреса и формирователя синхросигналов обработки, к второму и шестому выходам блока, первый, второй, третий, четвертый и пятый выходы формирователя синхросигналов обработки соединены соответственно с входом счетчика номера такта, с третьим входом сумматора адреса, с входом счетчика номера канала, с входом счетчика номера временного отсчета и с первым входом регистра адреса, шестой,,седьмой, восьмой, девятый и десятый выходы формирователя синхросигналов обработки являются соответственно третьим, пятым, седьмым, восьмым и девятым выходами блока, выход сумматора адреса является первым выходом блока, выход регистра адреса является четвертым выходом блока, первые входы схем сравнения и второй вход формирователя синхросигционным входом блока, выходы схем сравнения подключены соответственно к третьему, четвертому и к пятому входам формирователя синхросигналов обработки, выход счетчика номера такта. подключен к вторым входам первой схемы сравнения, сумматора адреса и регистра адреса, выход счетчика. но3 955О83 4

Недостатком этого устройства является отсутствие возможности выполнения с его помощью операций фильтрации и детектирования, вычисления корреляционных функций, формирования диаграмм направленности антенн и т.п., которые при цифровой обработке радиосигналов занимают наибольшую часть машинного времени ЭВМ.

Цель изобретения — повышение коэф- ip фициента использования оборудования и быстродействия.

Поставленная цель достигается тем, что в устройство, содержащее блок коммутации, буферный регистр, выход 15 которого подключен к входу блока памяти, адресный и два тактовых входа которого соединены соответственно с первым, вторым и третьим выходами блока формирования управляющих сигналов, вход которого является управ- ляющим входом устройства, вход буферйого регистра является информационным входом устройства, введены два сумматора, шесть умножителей, два накапливающих сумматора, регистр, блок постоянной памяти, блок извлечения квадратного корня, блок регист ров, выход которого является выходом устройства, выходы первого и второго умножителей соединены соответственно с входами первого сумматора, выходы третьего и четвертого умножителей соединены соответственно с входами второго сумматора, первый выход блока памяти подключен к первым входам

3S первого и третьего умножителей, второй выход блока памяти подключен к первым входам BTopolo и четвертого умножителей, входы блока коммутации

40 соединены соответственно с выходами блока постоянной памяти, с первым выходом регистра и стретьим выходом блока памяти, первый выход блока ком" мутации подключен „к вторым входам первого и четвертого умножителей, 45 второй выход подключен к вторым входам второго и третьего умножителей, третий выход подключен к первым входам мятого и шестого умножителей, ато- налое обработки соединены с информарые входы которых соединены соответственно с выходами первого и второго накапливающих сумматоров, входы которых соединены соответственно с выходами первого и второго сумматоров, выходы пятого и шестого умножителей соединены соответственно с первым и вторым входами блока регистров и блока извлечения квадратного корня, вы- мера канала подключен к второму вхоФ °

X +(d 1)„В;,Ф 1 (2) А=с где X=ReX+3mX

В КеВ 3mB

2-Ке 2+".них

5 9550 ду второй схемы сравнения и к треть-, ему входу регистра адреса, выход счетчика номера временного отсчета подключен к второму входу третьей схемы сравнения и к четвертому входу 5 сумматора адреса. формирователь синхросигналов обработки содержит элементы И, триггер, счетчик, дешифратор, элемент HE и генератор прямоугольных импульсов, вы- 10 ход которого подключен к первому входу первого элемента И, второй вход которого соединен с выходом триг гера, входы которого являются соответственно первым и пятым входами 15 формирователя, выход первого элемента И соединен с входом счетчика, выход которого подключен к входу дешифратора, первый, второй и третий выходы которого являются соответст- 20 венно первым, вторым и пятым выходами формирователя, четвертый выход дешифратора подключен к первым входам второго и третьего элементов И, пятый выход соединен с первым входом 25 четвертого элемента И, шестой выход дешифратора соединен с первыми входами пятого и шестого элементов И, седьмой выход подключен к первому входу седьмого элемента И, восьмой выход щ соединен с первыми входами восьмого и девятого элементов И, выходы которых подключены к десятому выходу формирователя, выходы со второго по седьмой элементов И являются соответственно шестым, седьмым, восьмым; третьим, четвертым и девятым выходами формирователя, второй вход которого соединен с входом элемента НЕ и с вторыми входами третьего, восьмого и девятого элементов И, выход элемента НЕ соединен с вторым входом второго элемента И, третий вход.формирователя подключен к вторым входам четвертого, пятого и седьмого элементов И и к третьим входам восьмого и девятого элементов И, второй вход шестого элемента И соединен с четвертым входом формирователя.

На фиг. 1 представлена структурная схема устройства; на фиг. 2схема блока формирования управляющих сигналов; на фиг. 3 - схема формирователя синхросигналов обработки.

Устройство содержит буферный ре" гистр 1, блок 2 памяти, управляющий

55 вход 3 устройства, блок 4 коммутации, умножители 5-8, сумматоры 9 и 10 накапливающие сумматоры 11 и 12, ум83 6 ножи тели 13 и Е 4, блок 15 извлечения квадратного корня, блок 16 регистров, блок 17 постоянной памяти, регистр

18,, блок 19 формирования управляющих сигналов, формирователь 20 синхросигналов передачи, сумматор 21 адреса, формирователь 22 синхросигналов обработки, счетчик 23 номера такта, схема 24 сравнения, регистр 25 адреса, счетчик 26 номера канала, схема 27 сравнения, счетчик 28 номера временного отсчета, схема 29 сравнения, триггер.30, элемент И 31, генератор

32 прямоугольных импульсов, счетчики 33 и 34, генератор 35 прямоугольных импульсов, элемент И 36, триггер

37, элемент HE 38, дешифратор 39, элементы И 40-47.

Буферный регистр 1 предназначен для. приема и кратковременного хранения кодов информации и кодов команд управления. Информация из него поступает в блок 2 памяти, а коды команд управления - в регистр 19.

Блок 15 извлечения квадратного. корня (из суммы квадратов) выйолнен с помощью устройства, реализующего алгоритм поворота вектора.

Блок 16 регистров представляет собой набор ячеек регистров для хра" нения выходной информации .

Блок 17 представляет собой набор ячеек памяти, в которых коды весовых коэффициентов и коды нормировки записаны электрическим либо технологическим способом.

В устройстве реализуются следующие алгоритмы: комплексные выборки входного сигнала;

- комплексные весовые коэффициенты, определяющие параметры нерекурсивного фильтра;

- комплексные выборки на выходе нерекурсивного фильтра;

- номер фильтрового канала;

- количество реализуемых фильтровых каналов; ра); п=1,2,3,.. ° - константа, определяющая коэффициент разрежения, выходных выборок сигнала;

)5 мы квадратов);

С вЂ” постоянный множитель, определяющий коэффициент передачи детек

Устройство работает следующим образом.

В каждом периоде работы в устройстве производится прием информации и тем обработка полученной информации в соответствии с принятыми командами управления по выражениям (1) и (2) .

В начале периода работы от ЭВИ в блок 19 поступает управляющий сигнал начала работы, по которому формирователь 20 вырабатывает синхроси гналы для переписи информации от

ЭВИ через буферный регистр 1 в блок

2 памяти и для переписи кодов команд управления в регистр 18. Адреса ячеек памяти блока 2 формируются с помощью сумматора 21 адреса по поступающим в него синхросигналам. Состав команд управления: код количества реализуемых каналов - 3 ; код кратности фильтров — К, код количества временных отсчетов - D; код коэффициента разрежения выходных выборок сигнала - n, признак управления блока коммутации (поступление весовых коэффициентов и кода нормировки иэ блока 2 памяти либо из блока 17), признак управления записи в блок 16 регистров с выхода умножителей 13

55 и 14 или блока 15 извлечения квадратного корня.

Весовые коэффициенты хранятся в блоке 17, что удобно в том случае, 1 955083 8

d=1,2,...0 - номер временного от- когда эти коэффициенты постоянны. Ессчета; ли есть необходимость оперативного

0 - количество временных изменения коэффициентов, то они должотсчетов; ны поступать в составе входной инфора - код нормирования; и мации от ЭВМ. В этом случае эти коэфi=1,2,3,,Ê - номер такта накопле- фициенты хранятся в блоке 2 памяти ния; и по соответствующим адресам (от сум

К - количество тактов на- матора 21 адреса) и синхросигналам копления (кратность считываются через блок 4 коммутации . нерекурсивного фильт- 10 на входы умножителей 5, 6, 7, 8, 13, 14.

По окончании передачи информации из ЭВМ в устройство формирователь 20 вырабатывает синхроси гнал, запускающий формирователь 22, вырабатывающий

А - выборки на выходе де- синхросигналы, по которым произвотектора фильтрового дится обработка полученной информаканала (на выходе ции по первому фильтровому каналу блока извлечения квад» первого временного отсчета. ратного корня из сум- М При этом формирователь 22 вырабатывает синхросигналы обнуления сумматора 21 адреса, счетчиков 23, 26 и 28, регистра 25 адреса и накапливающих сумматоров 11 и 12, а затем вытора. 25 . рабатывает тактовые импульсы, которые просчитываются счетчиком 23, формирующим текущий номер такта накопления, поступающего в сумматор 21 адреса и регистр 25 адреса для форкодов команд управления от ЭВИ и за- 30 мирования адресов соответственно блоков 2 и 17.

С выходов блока 2 памяти на входы умножителей 5, 6 и 7„8 поступают соответственно коды входного сигнала, а на другие входы умножителей 5, 8 и 6, 7 с выходов блока 4 коммутации поступают коды весовых коэффициентов °

Полученные произведения поступают на входы сумматоров 9, 10, в которых осуществляется суммирование соответственно действительных и мнимых час- тей. В сумматорах 11 и 12 осуществляется накопление полученных сумм, При совпадении кода в счетчике 23 с кодом К, хранящимся в соответствующей ячейке регистра 18, в формирователь

22 поступает сигнал, означающий окончание обработки по одному фильтровому каналу одного временного отсчета.

При этом коды поступают соответственно в умножители 13, 14- где производится их умножение на код нормировки, поступающий с,третьего выхода блока 4 коммутации.

Коды ReZ и 3mZ поступают в блок 15 извлечения квадратного корня. В блок 16 регистров в зависимости от признака записываются либо коды ReZ и JmZ с выходов умножителей 13 и 14

3 10 и кода 3 = 0 процессы обработки информации осуществляются аналогично вышеописанному, за исключением того, что счетчик 26 находится всегда в нулевом состоянии, а коды адресов ячеек памяти для первого сигнала (i+(d-1)nj и коды адресов ячеек памяти для второго сигнала формируются в сумматоре 21, причем коды адресов ячеек памяти второго сигнала формируются путем добавления к коду (ik(d-1)ï) кода константы из формирователя 22, определяющей начальный адрес ячеек памяти блока 2, в которых хранятся коды второго сигнала.

При поступлении в устройство от

ЭВМ кода управления, задающего режим формирования диаграммы направленности антенны, и кодов 3 = 0 и 0 = 1 процессы обработки информации осуществляются аналогично работе при фильтрационном способе обработки сигналов, за исключением того, чтоосчетчики 26 и 28 находятся всегда в нулевом состоянии. формирователь 20 (фиг. 3)при перекачке информации работает следующим образом.

На первый вход триггера 30 поступает сигнал начала работы от ЭВМ, по которому триггер 30 устанавливается в единичное состояние.. При этом на элемент И 31. подается разрешающий потенциал и на счетный вход счетчика

33 поступают импульсы тактовой частоты с генератора 32. Частота генератора 32 определяет темп приема информации от 3ВМ. На блок 2 памяти выдаются управляющий потенциал "Признак записи информации" с триггера .30 и импульсы синхронизации с выхода элемента И 31. На счетчик 33 с регистра 18 подается код количества чи9 95508 либо код А с выхода блока 15. По синхросигналу коды. с выхода блока 16 регистров переписываются во внешнее устройство (например, ЭВМ).

По окончании описанных процессов формирователь 22 вырабатывает синхросигналы обнуления счетчика 23, регистра 25 адреса, накапливающих сумматоров 11 и 12 и вырабатывает тактовый импульс, который поступает в счетчик 26 номера канала, увеличивая его на 1, и процессы обработки информации по следующему фильтровому каналу повторяются аналогично вышеописанному.

При совпадении кодов в счетчиках

23 и 26 с кодами К и 3, хранящимися в соответствующих ячейках регистра

18, в формирователь 22 от схем сравнения 24 и 27 поступают сигналы, означающие окончание обработки сигналов по всем фильтровым каналам одного временного отсчета. После этого формирователь 22 вырабатывает сигналы обнуления счетчиков 23 и 26, сумматора 21 адреса, регистра 25 адреса, накапливающих сумматоров 11 и 12 и вырабатывает тактовый импульс, который поступает в счетчик 28 номера временного отсчета, увеличивая его 30 код на и единиц. При равенстве кодов в счетчиках 23, 26 и 28 с кодами К, О, хранящимися в соответствующих ячейках регистра 18, в. формироватеЛь

22 со схем сравнения 24, 27 и 29 поступают сигналы, означающие окончание обработки по всем фильтровым каналам всех временных отсчетов. После этого. формирователь 22 вырабаты,вает синхросигналы конца обработки, поступающие из устройства на вход

ЭВМ.

Коды адресов ячеек блока 2 формируются в сумматоре 21 адреса путем сложения. кода счетчика 23 номера такта с кодом счетчика 28 номера временного отсчета.

Коды адресов блока 17 формируются в регистре 25 адреса путем записи в его младшие разряды кода счетчика 23, а в старшие разряды - кода счетчика 26 номера канала.

Если весовые коэффициенты и код нормировки поступают на входы умножителей из блока 2 памяти, то соответствующие адреса ячеек памяти блока 2 формируются в сумматоре 21 путем добавления к коду константы из формирователя 22, определяющей начальный адрес ячеек памяти, где хранятся эти коэффициенты.

При поступлении в устройство от

ЭВМ кода управления, задающего автокорреляционный способ обработки сигналов и кода 3 = О, процессы обработки информации осуществляются аналогично вышеописанному, за исключением того, что счетчик 26 находится всегда в нулевом состоянии, а коды адресов ячеек памяти для сигнала i и для сдвинутого сигнала (i+(d-1)п1 формируются в сумматоре 21 адреса.

При поступлении в устройство от

ЭВМ кода управления, задающего взаимнокорреляционный способ обработки, 11 9550 сел, необходимых для переписи с 3ВМ в устройство. При совпадении кода количества чисел с кодом пересчета импульсов счетчик вырабатывает сигнал конца перекачки информации. По этому сигналу производится установка в нулевое состояние триггера 30, что будет соответствовать режиму чтения информации с блока 2 памяти. Элемент

И 31 прекратит выдачу импульсов синхронизации для блока 2 памяти. По импульсу "Конец перекачки информации" формирователь 20 прекращает свою рабо-. ту до прихода следующего импульса начала работы с 3SM, запускается формирователь 22 и устанавливается в нулевое состояние сумматор 21 адреса.

Формирователь 22 синхросигналов обработки начинает работать при поступлении импульса Конец перекачки" N на единичный вход триггера 37. При установке триггера 37 в единичное состояние элемент И 36 коммутирует выход генератора 35 со входом счетчика 34, 25

Частота повторения импульсов генератора 35 определяет такт обработки информации в арифметических узлах устройства.

Дешифратор 39 формирует импульсы 39 на выходах с частотой генератЬра.

Период повторения работы счетчика определяется временем обработки кодов.

С выходов дешифратора 39 формируются импульсы синхронизации. По импульсу с первого выхода деыифратора происходит увеличение кода счетчика

23 номера такта на единицу.

По импульсу со второго выхода де шифратора происходит Формирование gg кода адреса числа в сумматоре 21 адреса. По импульсу с третьего выхода дешифратора формируется код адреса.

По импульсу с четвертого выхода дешифратора формируется импульс синхронизации для блока 2 памяти или для

I блока 17 в зависимости от признака управления блока коммутации (т.е. коэффициенты будут считываться или с блока 2 памяти, или с блока 17), поступающего с регистра 18.

По импульсу с пятого выхода дешифратора формируется сигнал "Конец накопления" для сумматоров ll и 12 при поступлении разрешающего сигнала со

55 схемы 24 сравнения, По импульсу с шестого выхода дешифратора формируются сигналы на

83 12 счетные входы счетчиков 26 и 28 в зависимости от поступления разрешающих сигналов соответственно со схем 24 и 27 сравнения.

По импульсу с седьмого выхода дешифратора формируется синхросигнал для блока извлечения квадратного корня из суммы квадратов при поступлении разрешающего сигнала от схемы 24 сравнения.

По импульсу с восьмого выхода дешифратора формируется сигнал для записи информации в регистры 16 с выхода умножителей 1.3 и 14 или блока 15 в соответствии с признаком управления записи, поступающим от регистра 18.

При поступлении разрешающего потенциала со схемы 29 сравнения триггер 37 устанавливается в нулевое исходное положение и формирователь 22 прекращает свою работу до формирования .следующего сигнала "Конец перекачки информации".

Таким образом, предлагаемое устройство позволяет повысить быстродей. ствие ЭВМ и получить производительность свыше 10 миллионов операций с секунду.

Формула изобретения

1. Устройство для обработки радиосигналов, содержащее блок коммутации, буферный регистр, выход которого подключен к входу блока памяти, адресный и два тактовых входа которого соединены соответственно с первым, вторым и третьим выходами блока формирования управляющих сигналов, вход которого является управляющим входом устройства, вход буферного регистра является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения коэффициента использования оборудования и быстродействия, в него введены два сумматора, шесть умножителей, два накапливающих сумматора, регистр, блок постоянной памяти, блок извлечения квадратного корня, блок регистров, выход которого является выходом устройства, выходы первого и второго умножителей соединены соответственно с входами первого сумматора, выходы третьего и четвертого умножителей соединены соответственно с входами второго сумматора, первый выход блорователь синхросигналов обработки содержит элементы И, триггер, счетчик, дешифратор, элемент НЕ и генератор прямоугольных импульсов, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с выкодом триггера, входы которого являются соответственно первым и пятым входами формирователя; выход первого элемента И соединен с входом счетчика, выход которого подключен к входу дешифратора, первый, второй и третий. выходы которого являются соответственно первым, вторым и пятым входами юрмирователя, четвертый выход дешифратора подключен к первым входам второго и третьего элемнтов И,пятый выход соединен с первым входом четвертого элемента И, шестой выход дешифратора соединен с первыми входами пятого и шес" того элементов И, седьмой выход под" ключен к первому входу седьмого элемента И, восьмой выход соединен с первыми входами восьмого и девятого элементов И, выходы .которых подключены к десятому выходу формирователя, выходы с второго по седьмой элемен13 9550 ка памяти подключен к первым входам первого и третьего умножителей, второй выход блока памяти подключен к первым входам второго и четвертого умножителей, входы блока коммутации соединены соответственно с выходами блока постоянной памяти, с первым выходом регистра и с третьим выходом блока памяти, первый выход блока коммутации подключен к вторым входам пер-lO вого и четвертого умножителей, второй выход подключен к вторым входам второго и третьего умножителей, третий выход подключен к первым входам пятого и шестого умножителей, вторые вхо- 15 ды которых соединены соответственно с выходами первого и второго накапливающих сумматоров, входы которых соединены соответственно с выходами первого и второго сумматоров, выходы 20 пятого и шестого умножителей соеди-нены соответственно с первым и вторым входами блока регистров и блока извлечения квадратного корня, выход которого подключен к третьему входу бло-25 ка регистров, вход регистра соединен с выходом буферного регистра, второй выход регистра подключен к информационному входу блока формирования управляющих сигналов, четвертый и пятый ЗО выходы которого подключены соответственно к адресному и тактовому входам блока постоянной памяти, шестой выход соединен с тактовым входом регистра, седьмой выход подключен к тактовым 55 входам накапливающих сумматоров, восьмой и девятый выходы блока формирования управляющих сигналов соединены соответственно с тактовыми входами блока извлечения квадратного корня и блока регистров.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок формирования управляющих сигналов содержит счетчики. номера такта, номера канала и номера временного отсчета, три схемы сравнения, сумматор адреса, регистр адреса, формирователь синхросигналов обработки и формирователь синхросигналов передачи, вход которого является входом блока, а выходы подключены соответственно к первым вхоФ дам сумматора адреса и формирователя синхросигналов обработки, к второму и шестому выходам блока, первый, вто5 рой, третий, четвертый и пятый выходы формирователя си н х ро си г нало в обработки соединены соответственно с входом счетчика номера такта, с третьим вхо83 14 дом сумматора адреса, с входом счетчика номера канала, с входом счетчика номера временного отсчета и с первым входом регистра адреса, шестой, седьмой, восьмой, девятый и десятый выходы форми ро ва теля си нхроси гналов обработки являются соответственно третьим, пятым, седьмым, восьмым и девятым выходами блока, выход сумматора адреса является первым выходом блока, выход регистра адреса является четвертым выходом блока, первые входы схем сравнения и второй вход формирователя синхросигналов обработки соединены с информационным входом блока, выходы схем сравнения подключены соответственно к третьему, .четвертому и к пятому входам формирователя синхросигналов обработки, выход счетчика номера такта подключен к вторым входам первой схемы сравнения, сумматора адреса и регистра адреса, выход счетчика номера канала подключен к второму входу второй схемы сравнения и к третьему входу регистра. аД-. реса, выход счетчика номера временного отсчета подключен к второму входу третьей схемы сравнения и к четвертому входу сумматора адреса.

3. Устройство по пп.1 и 2, о тл и ч а ю щ е е с я тем, что форми15 9550 тов И являются соответственно шестым, седьмым, восьмым, третьим, четвертым и девятым выходами формирователя, второй вход которого соединен с входом элемента НЕ и с вторыми входами третьего> восьмого и девятого элементов И, выход элемента HE соединен с вторым входом второго элемента И, третий вход формирователя подключен к вторым входам четвертого, пятого и седьмого элементов. И и к третьим входам восьмого и девятого элементов

И, второй вход шестого элемента И

83 16 соединен с четвертым входом формирователя.

Источники информации, принятые во внимание при экспертизе

1. Шелихов А.А., Селиванов Ю,П, Вычислительные машины, Справочник под общ, ред. В.В. Пржиялковского, М., "Энергия", 1978, с. 45-50. . 2. Авторское свидетельство СССР

11 392503, кл. G 06 F 15/332, 1971.

3. Авторское. свидетельство СССР

Н 377787, кл. G 06 F 15/332, 1970 (прототип).

Фиг.1

955083

Фиг. г

Заказ 6439/55

Тираж ?31 Подписное

ВНИИПИ Государственного комитета СССР по дел зм изобретений и открытий

113035, Москва, Н-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель А. Яеренов

Редактор С, Тараненко Техред М,Тепер Корректор А. Гриценко