Мультимикропрограммное устройство управления

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 26.01.81 (21) 3239213у18 24 с присоединением заявки М (23) П риоритет

Опубликовано 15.09.82. бюллетень,Ре 34

Дата опубликования описания )5.09,82 (5l)NL. Кл.

G 06 F 9/22

9кударстеенный квинтет

СССР но делаи неееретеннй н открытей (53) УЮК 681.325 (088.8) С. Н. Ткаченко, В. С. Харченко, Г. Н. Тимонькин, А. П. Плахтеев, А. Д. Розанов и С. В, Чепель

1;» Я

1 (72) Авторы изобретения е (71) Заявитель (54) МУЛЬТИМИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных микропрограммных устройств.

Известно микропрограммное устройство управления, содержащее блок памяти, блок проверки условий, триггер управления, элемент

И и два регистра адреса 111.

Недостатком данного устройства является низкая производительность, обусловленная недостаточно полным использованием возможнос 0 тей мультипрограммирования.

Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому является устройство управления с параллельным выполнением микропрограмм, Устройство со15 держит шесть элементов И, два элемента ИЛИ, первый триггер управления, два регистра адреса и блок памяти, первый выход которого соединен с первым выходом устройства, а вто20 рой — с первым вхолом блока проверки условий. второй вход которого подключен к .первому входу устройства, а выход — к первым входам лсрвого и второго элементов И, выходы которых подключены соответственно к первым входам первого и второго регистров адреса, входы которых соединены со вторым и третьим входами устройства соответственно, выход первого регистра адреса подключен к первому входу третьего элемента И, а второй вход первого элемента И соединен с единичйым выходом первого триггера управления, единичный вход которого подключен к четвертому входу устройства (21.

Недостатком данного устройства является низкая производительность.

Цель изобретения — повышение производительности устройства.

Поставленная цель достигается тем, что в мультимикропрограммное устройство управления, содержашее блок памяти, первый вы- . ход которого является информационным выходом устройства, второй выход соединен с первым информационным входом блока проверки условий, второй информайионный вход которого подключен к входу логических условий устройства, информационный выход блока проверки условий подключен в первым вхолам

3 95907 первого и второго блоков элементов И, выходы которых подключены соответственно к первым информационным входам первого и второго регистров адреса, вторые информационные входы которых соединены соответственно с первым и вторым информационным входами устройства, выход первого регистра адреса соединен с первым входом третьего. блока элементов И, второй вход которого соединен с. единичньдк выходом первого триггера управле- !Е иия, единичный вход которого подключен к нервому входу конца ожиданий устройства, два элемента И, два элемента ИЛИ, введены второй триггер управления, четвертый блок элементов

И, триггер режима, триггер фиксации простоя, блок элементов ИЛИ, три элемента И, причем выход первого элемента ИЛИ подключен к нулевому входу триггера фиксации простоя, единичный выход которого подключен к управляющему выходу устройства и первым вхо1 дам первого и второго элементов И, выходы которых подключены к первым и вторым входам первого и второго элементов ИЛИ, третий вход второго элемента ИЛИ соединен с управляющим выходом блока проверки условий и первыми входами третьего и четвертого элементов И, а выход подключен к счетному входу триггера режима, единичный и нулевой выходы

- которого подключены соответственно к вторым входам третьего и четвертого элементов И и соответственно к вторым входам первого и вто рого блоков элементов И, а также к вторым входам второго и первого элементов И соответственно, выходы третьего и четвертого элементов И подключены к нулевым входам первого и второго триггеров управления соответственно, единичный .вход второго триггера управления подключен к второму входу конца ожиданий устройства и к третьему входу второго элемента И, третий вход первого элемента И подключен к первому входу конца ожиданий устройства, нулевые выходы первого и второго триггеров,управления соединены с первым и вторым входами пятого элемента

И, выход которого подтсяючен к единичному вхо- . ду триггера фиксации простоя, единичный выход 4З первого триггера управления подключен к третьему входу первого блока элементов И, единичный выход второго триггера управления соединен с третьим входом sxoporo блока элементов И и с первым входом четвертого SO блока элементов И, второй вход которого соединен с выходом второго регистра адреса, второй информационный вход которого подключен к выходу второго блока элементов И, выходы третьего и четвертого блоков элементов И сое- чч динены .с первым и вторым входами блока элементов ИЛИ, выход которого подключен к адресному входу блока памяти.

9 4

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — функциональная схема блока проверки условий.

Устройство содержит первый информационный вход 1 устройства, второй информационный вход 2 устройства, первый и второй регистры, 3, 4 адреса, блоки 5, 6 элементов И, блок 7 элементов ИЛИ, блок 8 памяти, информационный выход 9 устройства, вход 10 логических условий устройства, блок 11 проверки условий, элемент ИЛИ 12, триггер 13 режима, элементы

И 14, 15, входы 16, 17 конца ожиданий устройства, первый и второй триггеры 18, 19 уп- . равления, элемент И 20, блоки 21, 22 элементов

И, элементы И 23, 24, элемент ИЛИ 25, триггер

26 фиксации простоя, управляющий выход 27 устройства. Блок проверки условий содержит шифратор 28, дешифратор 29.

Устройство работает в режиме мультиплексирования (разделения времени). двух микропрограмм. Адрес очередной микрокоманды первой .(второй) параллельной микропрограммы в каждом рабочем такте записан в первом регистре 3 адреса. Если в рассматриваемом рабочем такте функционирует первая (вторая) микропрограмма, то триггер 13 установлен в нулевое (единичное) состояйие, триггер 18(19) в единичном состоянии, а триггер 19 (18) может быть как в единичном, если вторая (первая) параллельная микропрограмма не находится в режиме ожидания, так и в нулевом состоянии, если вторая (первая) параллельная микропрограмма находится в режиме ожидания.

В данном случае адрес очередной микрокоманды первой (второй) микропрограммы через блок 21 (22) поступает в регистр З(4) и д»лее через блок 5 (6) и блок 7. в блок 8 памяти, с которого считывается очередная микрокоманда и выполняется аналогично описанному.

Если первая (втор ая} микропрограмма, выполняющаяся в данном такте, должна перейти в режим ожидания, то в коде очередной микрокоманды содержится признак начала ожидания, который индентифицируется блоком 11 проверки условий и через элемент ИЛИ 12 устанавливает триггер 13 в нулевое (единичное) состояние. При этом открывается элемент И 15, выходным сигналом которого триттер 18(19) устанавливается в нулевое состояние и закрывает блок 5 (6} для передачи адреса очередной микрокоманды на вход блока памяти 8.

В этом случае, если триггер 19(18) находится в единичном состоянии, разрешается передача с регистра 4(3) через блок 6(5) адреса очередной микрокоманды второй (первой) микропрограммы, которая функционирует аналогично первой(второй).

Если же триггер 19(18) находится в нулевом состоянии, вторая (первая) микропрограм5 . ) 959079 ма также в режиме ожидания, то срабатывает: элемент И 20,. который устанавливает тригтер

2б в единичное состояние. Триггер 26 выдает на выход 27 устройства признак обоюдного ожидания, по которому операционная система ЭВМ производит анализ ситуации на наличие тупика.

В случае возникновения последнего реализуется программа восстановления работоспособности системы, а в случае отсутствия устройство находится в режиме ожидания до окончания 10 ожидания одной из мйкропрограмм. Если первой перешла в режим ожидания первая (вторая3 микропрограмма, то триттер

13 находится в нулевом (единичном) состоянии, а триггеры 18 и 19 — в нулевом. Тогда по 15 окончании ожидания первой (второй) микропрограмм по сигналу со входа 16(17) триггер

18(19) переходит в единичное состояние и инициируется продолжение первой (второй) микропрограммы, которая выполняется аналогично 20 описанному.

В случае же окончания ожидания не первой (второй), а второй (первой) микропрограммы по сигналу со входа 17(16) триггер 19(18) устанавливается в единичное состояние и разре- 25 шает считывание адреса с регистра 4(3). Одновременно срабатывает элемент И 24(23), который устанавливает триггер 13 в нулевое (единично состояние, который открывает блок

22(21), разрешающий передачу адреса следую 3я щей микрокоманды в регистр 4(3), а также через элемент ИЛИ 25 устанавливает триггер

26 в нулевое состояние. Ванное устройство реализует вторую (первую) параллельную микропрограмму аналогично описанному.

Произвопительность устройства увеличивается за счет оперативного обнаружения режима простоя устройс ва, причиной которого может быть тупиковая ситуация. ф о р.м у л а и 3 о б р е т е н и я 40

Мультимикропрограммное устройство управления, содержащее блок памяти, первый выход которого является информационным выходом устройства, второй выход соединен с первым информационным входом блока проверки усло- 45: вий, второй информационный вход которого подключен к входу логических условий устройства, информационный выход блока проверки условий подключен к первым входам первого и второго блоков элементов И, выходы 5В. которых подключены соответственно к первым информационным входам первого и второго регистров адреса, вторые информационные входы которых соединены соответственно с первым и вторым информационными входами устройст- 55 ва, выход первого регистра адреса соединен с. первым входом третьего блока элементов И, второй вход которого соединен с единичным выходом первого триггера управления, единичный вход которого подключен к первому входу конца ожиданий устройства, два элемента

И, два элемента ИЛИ, о т л и ч а ю щ е ес я тем„что, с целью повышения производительности vcrpol|crsa, оно дополнительно содержит четвертый блок элементов И, второй триггер управления, триттер режима, триггер фиксации простоя, блок элементов ИЛИ, три элемента И, причем выход первого элемента ИЛИ подключен к нулевому входу триггера фиксации простоя, единичный выход которого подклю; чен к управляющему выходу устройства и пер- " вым входам первого и второго элементов И, выходы которых подключены к первым и вторым входам первого и второго элементов

ИЛИ, третий вход второго элемента ИЛИ соединен с управляющим выходом блока проверки условий и первыми входами третьего и четвертого элементов И, а выход подключен к счетному входу триггера режима, единичный и нулевой выходы которого подключены соответственно к вторым входам третьего и четвертого элементов И и соответственно к вторым входам первого и второго блоков элемен тов И, а также к вторым входам второго и— первого элементов И, соответственно, выходы третьего и четвертого элементов И подключены к нулевым входам первого и второго триггеров управления соответственно, единичньй вход второго триггера управления подключен к второму входу конца ожиданий устройства и к уретьему входу второго элемента И, третий вход первого элемента И подключен к первому входу конца ожиданий устройства, нулевые выходы первого и второго триггеров управления соединены с первым и вторым входами пятого элемента И, выход которого подключен к единичному входу триггера фиксации простоя, единичный выход первого триггера управления подключен к третьему входу первого блока элементов И, единичттьтй выход второго tpsrrepa управления соединен с третьим входом второго блока элементов И и с первым входом четвертого блока элементов И, второй вход которого соединен с выходом второго регистра адреса, второй информационный вход которого подключен.к выходу второго блока, элементов И, выходы третмго и четвертого

: блоков элементов И соетптнеиы с первым и вторьтм входами блока элементов ИЛИ, выход которого подключен к адресному входу блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Автоуское свидетельство СССР N 643874, кл. G 06 F 9/22, 1976.

2. Авторское свидетельство СССР по заявке

Р 2881426, кл. G 06 F 9/22, 1979 (прототип).

959079

Корректор А. Гриценко

Составитель Л. Логачева

Техред 3. Палий

Редактор О. Колесникова

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 7018 /66 Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5