Устройство для ввода информации
Союз Советскими Социалистическик Республик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (5I)M. Кл. G 06 F 3/00 (61) Дополнительное к авт. свид-ву (22)»» «o 04.01. 81 (21) 3230828/18-24 с присоединением заявки М G 06 F 3/04 3Ъеуднрстнанньй камнтет СССР ао делам нэобретеннй н открытнй (23) Приоритет Опубликовано 30. 09. 82 ° Бюллетень Р6 36 {53) УДК681.32У.. 1 r (088. 8) Дата опубликования описания 30 .09 .82 А. В. Гвоздев, Е. Г. Мазур, С. И. Неженцев. и Ю. В. Воскобойник (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ Устройство относится к вычислительной технике и может быть использовано при автоматическом вводе информации от множества датчиков. Известно устройство для ввода информации, содержащее последовательно соединенные блок коммутации, блок управления, подключенный к блоку выделения кода времени и блоку выбора ка о налов, преобразователь кодов, блок формирования машинных слов, блок соп.". ряжения; блок формирования команд обмена, блок преобразования временного масштаба и осуществляющее периодичес-, кий ввод массивов информации от датчиков во внешнюю память ЭВМ в заданные интервалы времени (1). Однако в указанном устройстве не предусмотрен непосредственный ввод информации в оперативную память ЭВИ, а также одновременный прием информации в устройство ввода от множества датчиков, что вызывает дополнительныв 2 потери времени в процессоре на ввод информации в оперативную память. Наиболее близким к предлагаемому является устройство для ввода информации, содержащее регистр сдвига,, бу ферный регистр, счетчик, блок вводат блок служебных сигналов, блок управ- ления счетчиком, блок управления счи" тыванием, блок формирования признаков зон и блок синхронизации 1.2 3. Достоинством известного устройства является формирование информации с признаком зоны памяти ОЗУ, позволяющее сократить время в процессоре на, формирование адреса для записи инфор". мации в память ОЗУ, увеличив быстродействие системы, однако в нем не предусмотрено задание режима обмена с определением необходимой длины массива от каждого датчика информации и, кро". ме того, совмещение во времени одно" временного приема информации от датчиков в устройство ввода с выдачей ив устройства ввода в процессор в режиме 3 96289 непосредственного доступа к ОЗУ процессора, что уменьшает быстродействие и гибкость при работе процессора с множеством датчиков информации. Цель изобретения - повышение быст- S родействия устройства. Поставленная цель достигается тем, что в устройство для ввода информации, содержащее блок счетчиков, блок формирования служебных сигналов, первый выход которого соединен с первые входом блока адресных регистров, а второй выход соединен с первым входом блока ввода информации, входы группы входов которого являются входами груп пы устройства, выходы группы блока служебных сигналов являются входами группы устройства, второй вход блока адресных регистров соединен с первым выходом блока управления считыванием,1 второй выход которого соединен с пер- : . вым входом блока буферных регистров, 1 первый вход блока управления считыва- нием соединен с выходом блока синхро- ,низации, вход которого является пер- вым входом устройства, введены преобразователь кодов, первый и второй регистры, формирователь импульсов обмена, коммутатор, первый вход которого, соединен с первым выходом первого регистра, второй выход которого соединен с вторым входом блока управления считыванием, третий вход которого соединен с первым выходом формирователя импульсов обмена, второй выход которого соединен с входом блока служеб" ных сигналов, а третий выход является первым выходом устройства, первый вход формирователя импульсов обмена соединен с первым выходом второго ре". гистра, а второй вход - с третьим вы- о ходом первого регистра, первый вход которого соединен с вторым выходом второго регистра, третий выход которого соединен с вторым входом блока ввода информации, третий вход которо- 5 го соединен с третьим выходом блока управления считыванием, четвертый выход которого соединен с первым входом блока счетчиков, второй вход которого соединен с первым выходом преобразова-5О теля кодов, второй вход которого со.единен с первым входом второго регистра, второй вход которого соединен с выходом блока счетчиков, третий выход преобразователя кодов соединен с треть5 им входом блока адресных регистров, выход которого соединен с вторым входом блока буферных регистров, третий 2 4 вход которого соединен с выходом блока ввода информации, а четвертый входс выходом коммутатора, второй вход которого соединен с пятым выходом блока управления считыванием, четвертый выход преобразователя кодов соединен с вторым входом первого регистра, а вход является вторым входом устройства, выход блока буферных регистров является вторым выходом устройства. На чертеже представлена функциональная схема предлагаемого устройства. Устройство содержит преобразователь 1 кодов, первый регистр 2, формирователь 3 импульсов обмена, блок 4 служебных сигналов, блок 5 счетчиков, второй регистр 6, блок 7 управления "считыванием, блок 8 ввода информации, блок 9 .буферных регистров, коммутатор 10, блок 11 синхронизации, блок 12 ад" ресных регистров, первый выход 13, второй выход 14, группу 15 выходов, первый вход 16, второй вход 17, груп" пу 18 входов. Преобразователь 1 кодов имеет дешифраторы кодов операции, адресов датчиков информации, поступающих от процессора. Регистр 6 связи с датчиками информации имеет число разрядов, равное числу подключаемых датчиков информации. В единичное состояние каждый разряд регистра 6 устанавливается с помощью преобразователя 1.кодов одновременно с выдачей информации из процессора о длине массива, который необходимо снять с соответствующего датчика. 8 нулевое состояние каждый разряд регистра 6 устанавливается при считывании всей длины массива данного датчика, определяемое с помощью соответствующего счетчика 5. Регистр 2 предназначен для организации цикла связи с процессором. Число разрядов этого регистра также равно числу датчиков информации, каждый разряд регистра 2 устанавливается в единичное состояние во время приема с процессора информации о начальном адресе ячейки ОЗУ процессора для массива информации соответствующего датчика информации. Информация на регистре обновляется после выдачи i""го слова со всех датчиков путем переписи с регистра 6. Установка в нулевое состояние каждого разряда регистра 2 происходят после окончания цикла выдачи в процессор 1-го слова массива соответствующего датчика. Формула изобретения 5 9628 Формирователь 3 импульсов обмена имеет схемы сравнения регистров 2 и 6. Совпадение кодов регистров инициирует формирование команды начала группово ro обмена с абонентами., а совпадение кодов этих регистров после выдачи массивов информации от всех датчиков вызывает формирование команды окончания группового обмена. Блок 4 служебных сигналов формирует синхроимпульсы для 10 обмена информации последовательным кодом одновременно с тех датчиков информации, которым соответствует единичное состояние регистра 6> Кроме .того, блок 4 вырабатывает сигналы, уп- 1s равляющие преобразованием последова. тельного кода в параллельный в блоке 8 ввода информации от датчиков и пере дачей кода адреса из блока 12 адресных регистров и кода информации из рв блока 8 ввода в блок 9 буферных регистров. Блок 7 управления считыванием содержит управляющие триггеры, другие логические элементы, осуществляющие 15 согласование скорости приема информации от датчиков и выдачи ее в процессор. Коммутатор 10 связи с процессором представляет собой регистр, в котором зо в единичное состояние поочередно устанавливается один из разрядов на время передачи очередного слова из устройства для ввода информации в процессор. При этом коммутатор не подключает те датчики, с которыми обмен не был 35 инициирован или же у которых массив информации уже закончился. Блок 11 синхронизации осуществляет привязку тактовой сетки устройства 40 для ввода к тактовой сетке процессора. Устройство работает следующим образом. Преобразователь 1 кодов осуществляет дешифрацию кодов входной инфор" мации от процессора, записывая в на45 чале в соответствующие счетчики блока 12 коды начальных адресов для соответствующих датчиков информации и формируя при этом код регистра 2, а затем коды количества слов в массиве каждого датчика, формируя код регистра 6 в связи с датчиками информации. При совпадении кодов регистров 2 и 6 формируется импульс начала группового обмена с помощью блока 3, кото-55 рый в свою очередь запускает блоки 4 и 7, С помощью команд блоков 4 и 7 начинается прием информации одновремен92 6 но с тех датчиков информации, которым соответствуют единичные состояния соответствующих .разрядов регистра 6. После приема первого слова. массива информации одновременно со всех запра-, шиваемых датчиков на регйстры блока 8 ввода информации с помощью команд бло- ка 7 управления считыванием переписы" вается информация с блока 8 ввода в: блок 9 буферных регистров параллельным кодом и запускается временная диГ аграмма считывания информации в про-, цессор .в режиме непосредственного до- ступа в память ОЗУ. При этом одноьре менно с выдачей информации и сформи рованных адресов ячеек ОЗУ в процессор параллельным кодом начинается прием следующего слова массивов информации от датчиков.. Таким образом, в.устройстве осуществляется непрерывный прием информации одновременно со всех датчиков с выдачей в процессор в режиме непосредственного доступа в ОЗУ. При этом происходит значительная экономия времени процессора, что очень важно при решении оперативных задач управления. Кроме этого, устройство для ввода Формирует команды начала и окончания группового обмена, тем самым освоббждая процессор от формирования этих операций в своей операционной системе. Непосредственная запись массивов инФормации в оперативную память сокращает общее время на решение задач в процессоре, так как не требуется о ращение во внешнюю память. Устройство для ввода информации, содержащее блок счетчиков, блок формирования служебных сигналов, первый выход которого соединен с первым входом блока адресных регистров, а второй выход соединен с первым входом блока ввода информации, входы группы входов которого являются входами группы устройства, выходы группы блока служебных сигналов являются выходами группы устройства, второй вход блока адресных регистров соединен с первым выходом блока управления считыванием, второй выход которого соединен с первым входом блока буферных регистров, первый вход блока управления считыванием соединен с выходом блока синхро" низации, вход которого является пере 7 96289 вым входом устройства, о т л и ч а ющ е е с я тем; что, с целью повышения быстродействия устройства, в него введены преобразователь кодов, первый и второй регистры, формирователь импуль-5 сов обмена, коммутатор, первый вход которого соединен с первым выходом первого регистра, второй выход которого соединен с вторым входом блока управления считыванием, третий вход ®О которого соединен с первым выходом формирователя импульсов обмена, второй выход которого соединен с входом блока служебных сигналов, а третий выход является первым выходом устрой- с1ва, первый вход формирователя импульсов обмена соединен с первым выходом второго регистра, а второй входс третьим выходом первого регистра, первый вход которого соединен с вто- и рым выходом второго регистра, третий выход которого соединен с вторым входом блока ввода информации, третий вход которого соединен с третьим выходом блока управления считыванием, 25 четвертый выход которого соединен с первым входом блока счетчиков, второй 2 8 вход которого соединен с первым выходом преобразователя кодов, второй выход которого соединен с первым входом второго регистра, второй вход которого соединен с выходом блока счетчиков, третий выход преобразователя кодов соединен с третьим входом блока адресных регистров, выход которого соединен с вторым входом блока буферных регистров, третий вход которого соединен с выходом блока ввода информации, а четвертый вход - с выходом ком мутатора,. второй вход которого соединен с пятым выходом блока управления считыванием, четвертый выход преобра" зователя кодов соединен с вторым вхо" дом первого регистра, а вход является вторым входом устройства, выход блока буферных регистров является вторым выходом устройства. Источники информации, принятые во внимание при экспертизе 1,Авторское свидетельство СССР М 746493, кл. G 06 F 3/04, 1980. 2. Авторское свидетельство СССР 373340, кл. G 06 F 3/00, 1976 (прототип). ВНИИПИ Заказ 7511/66 Тираж 731 Подписное Филиал ППП "Патент", г.ужгород,ул.Проектная,4
