Микропрограммное управляющее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалмстическик

Республик

«i>970367 (61) Дополнительное к авт. сеид-ву (22) Заявлено 14. р 4. 81 (21)327770 3/18-24 с присоединением заявки № (23) Приоритет($1) М. Кл.з

G 06 F 9/22

Государственный комитет

СССР но делам изобретений и открытий

Опубликовано 301082. Бюллетень ¹ 40 ($3) УДК681. 325 (088.8) Дата опубликования описания 30.10.82

Ю.Я.Пушкарев и Д.В.Полонский (72) Авторы изобретения

ВСИбНИИА

1з 4 ГНРГНФ7EXXW.KCKAF

HIiiJ!50 Ï%4 (71) Заявитель (54) МИКРОПРОГРАММНОЕ УПРАВЛЯЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике, в частности к микропрограммным устройствам управления, и может быть использовано в цифровых вычислительных системах, а также в терминальной аппаратуре.

Известно микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, дешифратор, двоичный счетчик, генератор импульсов, блок проверки условий, группу элементов И, делитель частоты, эле«

Мент ИЛИ и шифратор (1).

Недостатком указанного устройства является низкое быстродействие вследствие непроизводительной потери времени при переходе в одной микрокоманде из одного используемого микротак» та к следующему через несколько неиспользуемых.

Наиболее близким к предлагаемому является микропрограммное управляющее устройство, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, блок проверки условий, генератор импульсов, группу элементов И, регистр блокировки и элемент И, причем выходы блока проверки условий соедине ы с входами регистра адреса, выходы которого соединены с входами блока памяти микрокоманд, выходы которого соединены с информационными входами регистра микрокоманд, адресные выходы которого соединены с информационными входами блока проверки условий, управляющие входы которого являются входом устройства, управляющие выходы регистра микрокоманд соединены с первыми входами каждого элемента И группы элементов

И, выходы которых являются первым выходом устройства, а информационные

15 выход регистра микрокоманд являются вторым выходом устройства, выход каждого элемента И группы элементов

И соединен с инверсными входами всех последующих элементов И группы элементов И, с инверсным входом элемента

И и с установочным входом регистра блокировки соответственно, выходы регистра блокировки соединены с вторыми входами элементов И группы элементов И, выход элемента И соединен с управляющим входом регистра микроко,манд и с входом установки в исходное состояние регистра блокировки, тактирующий вход которого соединен с выхрдом генератора импульсов f2).

970367 с

В известном устройстве длительность всех микротактов в каждой мик-. рокоманде постоянна и определяется временем выполнения самой длинной операции, которую инициируют выходные сигналы устройства в операцион- 5 ных схемах.

Разница во времени выполнения коротких и длинных операций может иметь существенное значение, особен-. но когда выходные сигналы устройства )p инициируют электронные и механические действия. Поэтому наличие в известном устройстве микротакта с постоянной длительностью, которая определяется временем выполнения самой длинной операции, значительно сни жает быстродействие устройства и

1 ласс решаемых им задач.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что микропрограммное устройство управления, содержащее блок па-. мяти микрокоманд, регистр микрокоманд, регистр адреса, блок проверки условий, генератор импульсов, регистр блокировки, элемент И и группу эле,ментов И, выход каждого элемента И которой соединен с инверсными входами всех последующих элементов И группы, с инверсным входом элемента И и с установочным входом регистра блокировки соответственно, выходы элементов И группы подключены к управляющим выходам устройства, выходы блока проверки условий соединены с 3S информационными входами регистра адре са, выходы которого подключены к адресным входам блока памяти микрокоманд, выходы которого подключены к информационным входам регистра микрокоманд, 4О адресные выходы которого соединены с информационными входами блока проверки условий, управляющие входы которо-." го являются входами устройства, управляющие выходы регистра микрокоманд 45 соединены с первыми входами каждого элемента И группы, информационные выходы регистра микрокоманд являются информационными выходами устройства, выход элемента И подключен к. управляющему входу регистра микрокоманд и к входу установки в исходное состояние регистра блокировки, выходы регистра блокировки подключены к вторым входам каждого элемента И группы соответст енно, дополнительно содержит делиель частоты счетный вход которого подключен к выходу генератора импульсов, задающие входы делителя частоты подключены к выходам элементов И группы соответственно, а выход подключен бО к тактирующему входу регистра блоки-ровки.

На фиг. 1 изображена функциональная схема микропрограммного управляю-. щего устройствау на фиг. 2 - времен- 5 ная диаграмма выполнения одной микрокоманды.

Предлагаемое устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, регистр 3 адреса, блок

4 проверки условий, генератор 5 импульсов, регистр б блокировки, группу элементов И 7, элемент И 8, информационные выходы 9 устройства, входы

10 устройства, управляющие выходы 11 устройства, делитель 12 частоты.

На временной диаграмме (фиг. 2) введены следующие обозначения: 13 импульсы на выходе генератора 5, 14 — импульсы на выходе делителя 12 частоты, 15 — импульсы на выходе элемента И 8, 16-18 — импульсы на выходе, например первого, пятого и двенадцатого элементов И группы элементов И 7 соответственно.

Устройство работает".следующим образом.

Из блока 1 памяти очередная микрокоманда заносится в регистр 2 микрокоманд, при этом регистр б блокировки устанавливается в исходное состояние и на всех его выходах присутствует единичный сигнал.

Для выполнения микрокоманды необходимы три микротакта, причем в течение первого, второго и третьего микротактов единичный сигнал должен присутствовать, например, на выходе первого, пятого и двенадцатого элементов И 7 соответственно. Длительности микротактов в этом случае должны составлять соответственно четыре, десять и семь временных интервалов, задаваемых периодом генератора 5. В силу этого на первом, пятом и двенадцатом управляющих выходах регистра 2 микрокоманд присутствует единичный сигнал, а на остальных— нулевой. Тогда на выходе первого элемента И 7 вырабатывается единичный сигнал, вследствие чего все последующие элементы И 7 закрыты.

При поступлении единичного сигнала с выхода первого элемента И 7 на один нз задающих входов делителя

12 частоты коэффициент деления послед« него становится равным четырем.

После поступления четырех импульсов с выхода генератора 5 на .счетный вход делителя 12 частоты на выхо де последнего вырабатывается импульс, по которому в силу наличия единичного сигнала на первом установочном входе первый разряд регистра б блокировки устанавливается в ноль.

При этом первый элемент И 7 закрывается, открывая тем самым все последующие элементы И 7, но так как второй, третий и четвертый элементы

И 7 закрыты нулевыми сигналами с управляющих выходов регистра 2 микрокоманд, единичный сигнал вырабатывается на,выходе пятого элемента И 7.

970367

Вследствие этого коэффициент деления делителя 12 частоты становится равным десяти . Подле отсчета десяти импульсов на выходе делителя 12 частоты вырабатывается импульс, и пятый разряд регистра б устанавливается в ноль. При этом состояние остальных разрядов регистра 6 не изменяется. В результате этого пятый элемент И 7 закрывается, первый элемент И 7 останется в закрытом состоянии, а на выходе двенадцатого элемента И 7, аналогично предыдущим, вырабатывается с единичный сигнал. При этом коэффициент деления делителя 12 частоты становится равным семи. 15

После того, как делитель 12 частоты отсчитает семь импульсов, аналогично устанавливается в ноль двенадцатый разряд регистра б, вследствие чего закрывается двенадца-:ый элемент gg

И 7. После этого единичный снгнал на выходах всех элементов И 7 отсутствует, так как нулевой сигнал присутствует на всех последующих после двенадцатого управляющих выходах реги- 2 стра 2 микрокоманд. В результате этого на выходе элемента И 8 вырабатывается сигнал, по которому все разряды регистра 6 блокировки устанавливаются в единичное состояние. Одно- З0 временно следующая микрокоманда из блока 1 памяти заносится в регистр 2 микрокоманд, и единичный сигнал вырабатывается на выходе того элемента И 7, на вход которого поступает единичный сигнал с управляющего выхода регистра,2 микрокоманд, имеющего наименее-,ший порядковый номер.

До этого момента на входы 10 блока 4 проверки условий из опера» ционных схем поступали логические 40 условия, по которым сформировался адрес следующей микрокоманды и записался в регистр 3 адреса. Поэтому чтение микрокоманды по сигналу с выхода элемента H 8 происходит 45 по заранее подготовленному адресу.

Дальнейшая работа устройства аналогична описанной.

Таким образом, в предлагаемом И устройстве длительность каждого отдельного микротакта имеет оптимальную величину, определяемую временем, необходимым для выполнения действий операционных схем в данном микротаКте, в отличие от прототипа, где дли- тельность всех микротактов одинакова и определяется максимальным временем работы операционных схем в одном из микротактов.

Предлагаемое устройство позволяет сократить время выполнения каждой микрокоманды.

Формула изобретения

Микропрограммное управляющее устройство, содержащее блок памяти мик рокоманд,регистр микрокоманд, регистр адреса, блок проверки условий, генератор импульсов, регистр блокировки, элемент И и группу элементов

И, выход каждого элемента И которой соединен с инверсными входами всех последующих элементов И группы,с инверсным входом элемента И и с установочным входом регистра блокировки соответственно,выходы элементов И группы

:подключены к управляющим выходам устройства, выходы блока проверки условий соединены с информационными входами регистра адреса, выходы которого подключены к адреснЫм входам блока памяти микрокоманд, выходы которого подключены к информационным входам регистра микрокоманд, адресные выходы которого соединены с информационными входами блока проверки условий, управляющие входы которого являются входами устройства, управляющие выходы регистра микрокоманд соединены с первыми входами каждого элемента И группы, информационные выходы регистра микрокоманд являются информационными выходами устройства, выход элемента И подключен к управляющему входу регистра микрокоманд и к входу установки в исходное состояние регистра блокировки, выходы регистра блокировки подключены к вторым входам каждого элемента И группы соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит делитель частоты, счетный вход которого подключен к выходу генератора импульсов, задающие входы делителя частоты подключены к выходам элементов И группы соответственно, а выход подключен к тактирующему входу регистра блокировки, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2918689,кл.С 06 F 9/22, 1980.

2. Авторское свидетельство СССР

9 640294, кл. G Об F 9/22, 1978 (прототип).

970367

10.

1О f0

f3

18

Составитепь Л.Логачева

Редактор Т. лопатина Техред С.Мигунова Корректор Н. Буряк

Заказ 8389/60 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Микропрограммное управляющее устройство Микропрограммное управляющее устройство Микропрограммное управляющее устройство Микропрограммное управляющее устройство 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх