Запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскнк

Сфциалистическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 22D431 (21) 3276571/18-24 (54) М. Nn спрнсоединением заявки №

G 11 В 11/00

Государственный комитет

СССР по делам изобретений н открытий (53) УДК 681 ° 327 (088.8) (23) Приоритет

Опубликовано 301082. Бюллетень ¹ 4p

Дата опубликования описания Зц10,82 (72) Авторы изобретения

" Н. В; Ищенко .и А.М. Сели гей

1 (Н ю

/ б

Киевский ордена Трудового Красного Знамени за од вычислительных и управляющих машин (7) ) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЯСТВО

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство, содеркащее микросхемы памяти, адресные ВходЫ и входы выборки кристалла которых подключены к кодовым шинам адреса и к выходам дешифраторов (1).

Недостатком этого устройства asляется низкое быстродействие.

Наиболее близким техническим решением к изобретению является запоминающее устройство, состоящее из групп микросхем памяти и дешифраторов, выходы которых подключены к входам выборки кристалла микросхем памяти, управляющие входы дешифраторов и адресные входы микросхем памяти соединены с кодовыми шинами адреса, стробируктдие входы дешифраторов соединены с шиной "Обращение" (2) .

Недостатком известного запоминаю« щего устройства является сравнительно низкое быстродействие, обусловленное, в частности, затратами времени

ТЬ на восстановление микросхем памяти.

Цель изобретения - повышение быстродействия запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство, содераащее первый и второй накопители, первый и второй дешифраторы адреса, выходы которых подключены к входам выборки первого н второго накопителей, выходы которых являются выходами устройства, причем управля g ющие входы дешифратороя адреса и адресные входы накопителей являются адресными входами устройства, введены формирователи одиночных сигналов, элементы И и элемент НЕ, выход которого подключен к первому входу первого элемента И, выход которого соединен с входом первого формирователя одиночных сигналов и первым входом второго элемента И, выход которого подключен к входу второго формирователя одиночных сигналов, а второй вход соединен с ннверсныч выходом первого формирователя одиночных сигналов и вторым входом первого элемента И, вход элемента НЕ подключен к одному из адресных входов накопителей и первому входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И и входом третьего формирователя

З0 одиночных сигналов, инверсный выход

970451 которого подключен к вторым входам третьего и четвертого элементов И, выход четвертого элемента И соединен с входом четвертого формирователя одиночных сигналов, прямые выходы второго и четвертого формирователей одиночных сигналов подключены к входам стробирования первого и второго дешифраторов адреса соответственно, третьи входы первого и третьего элементов И объединены и являются входом10 обращения устройства.

На фиг.1 представлена функциональная схема устройства, на фиг.2 временные диаграммы, пояснякщие его работу. 15 устройство содержит первый накопитель 1, выполненный на микросхемах 1.1.1 — 1.1п-1. n памяти, второй накопитель 2, выйолненный на микросхемах 2. (- + 1) ° 1 -2Nn памяти 2О

И (.где и - число микросхем в строке накопителей, a N - суммарное число строк в первом и втором накопителях), первый 3.1 и второй 3.2 дешифраторы адреса, элемент HE 4, первый 5.1, второй 5.2, третий 5.3 и четвертый

5.4 элементы И, первый 6.1, второй

6.2, третий 6.3 и четвертый 6.4 формирователи одиночных сигналов. На фиг.1 обозначены адресные входы 7 и вход 8 обращения устройства. На фиг.2 показаны сигналы 9 младшего разряда кода адреса, сигналы 10 обращения, сигналы 11-14 на выходах первого и второго элементов И первого и второ- 35 го формирователей одиночных сигналов, сигналы 15-18 на выходах третьего и четвертого элементов И третьего и четвертого формирователей одиночных импульсов. В качестве микросхем па- 4О мяти могут быть использованы, например микросхемы К565РУЗ, а в качест» ве формирователей 6.1.-6.4 — микросхемы К155АГ1 с соответствующими времязадающими цепочками. 45

Запоминающее устройство работает следующим образом.

При поступлении по входу 8 сигна.ла "Обращение" 10,H при низком уровне напряжения 9 на:входе 7 мпадшего разряда кода адреса производится обращение (запись или чтение) к микросхемам памяти накопителя 1. При этом на выходах элементов И 5.1 и 5.2 и на пряилх выходах формирователей 6.1 и 6,2 имеют место сигналы 11-14 соответственно. При следующем обращении к устройству при.высоком уровне напряжения 9 младшего разряда кода адреса на входе 7 производится обращение к накопителю 2, и на выходах элементов И 5.3 и 5.4 и на прямых выходах формирователей 6.3 и 6.4 - сигналы 15-18. Если уровень напряжения младшего разряда кода адреса на вхо- 65 де 7 не изменяется при следующем обращении и устройству, то производится обращение к тому же (в данном случае второму) накопителю.

Таким образом, при изменении кода в младшем разряде адреса обращение производится поочередно к первому 1 и второму 2 накопйтелям.

Поэтому при обращении к одному накопителю, например 1, нет необходнмости ожидать окончания восстановления микросхем памяти в другом накопителе, например 2. При этом формирование очередного обращения производится по задним фронтам сигналов 14 и 18.

Если длительность Т„ З сигналов

13 и 17 на выходах первого и третьего формирователей 6.1 и 6 ° 3 принять равной минимальному периоду обращения к микросхеме памяти Т, а временем задержки в логических элементах пренебречь, то длительность Т; сиг"4 напов 14 и 18 на выходах второго и четвертого формирователей 6 ° 2 и 6.4

4 „Т где Ttn, - время восстановления микросхемы памяти.

Поэтому время выполнения Т программ в ЭВМ с предлагаемым запоминающим устройством равно

T Ê(Тп-TÅ)+NTе, где К - количество обращений к запоминающему устройству с изменением кода младшего разряда адреса;

v — количество обращений к sano минакищему устройству при неизменном коде мпадшего разря. да адреса.

Так как команды в памяти 3ВМ располагаются в ячейках с последовательно возрастающими адресами, то обычно имеет место неравенство К ъ> ю.

Время выполнения программ Tts в ЭВМ с использованием запоминающего устройства-прототипа равно т =(к+а)т„.

Экономия ат машинного времени при использовании предлагаемого запоминающего устройства равна ат=т -Т1=кт .

Таким образом, технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по сравнению с прототипом. формула изобретения

Запоминающее устройство, содержащее первый и второй накопители, пер970451 вый и второй дешифраторы адреса,. выходы которых подключены к входам выборки первого и второго накопителей, выходы которых являются выходами устройства, причем управляющие входы дешифраторов адреса и адресные входы накопителей являются адресными входами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в .него введены формирователи одиночных сигналов, элементы И и элемент НЕ, выход которого подключен к первому входу первого элемента И, выход которого соединен . с входом первого формирователя одиночных сигналов и первым входом второго элемента И, выход которого подключен к входу второго формирователя одиночных сигналов, а второй вход соединен с инверсным выходом первого формирователя одиночных сигналов и вторым входом первого элемента И, вход элемента НЕ подключен к одному иэ адресных входов накопителей и к первому входу третьего элемента

И, выход которого соединен с первым входом четвертого элемента И и входом третьего формирователя одиночных сигналов, инверсный выход. которого подключен к вторым входам тра тьего и четвертого элементов И, выход четвертого элемента И соединен с входом четвертого формирователя одиночных сигналов, прямые выходы второго N четвертого формирователей одиночных

1О сигналов подключены к входам стробировання первого и второго дешифрато ров адреса соответственно, третьи входы первого и третьего элементов К объединены и являются входом обраще35 ния устройства.

Источники информации, принятые во внимание при экспертизе

1. Запоминающие устройства совре менных ЭЦВИ. Под ред. A.A.Åðóâñêîãî, щ М., "Мир", 1968 с.?77 301, рис, 1, 2. Запоминающие устройства. Под ред. Л.П.Крайзмера, Вып. 4, Л., ЭНЕр,гия", 1974, с. 56-59, рис. 6 (прототип) .

970451

Фиа8

Составитель Т.Зайцева

Редактор А.Власенко Техред M.Kîøòóðà Корректор А.Ференц

Заказ 8397/64 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðîä, ул.Проектная, 4