Устройство для измерения и контроля нелинейности амплитудной характеристики квазилинейных систем

 

(72) Автор изобретения

И. А. Бриедис

Рижский ордена Трудового Красного Знамени политехнический институт (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И КОНТРОЛЯ НЕЛИНЕЙНОСТИ

АМПЛИТУДНОЙ ХАРАКТЕРИСТИКИ КВАЗИЛИНЕЙНЫХ

СИСТЕМ

Изобретение относится к технике измерений и может быть использовано в автоматизированных системах измерения и контроля нелинейности групповых и линейных трактов и их составных частей в системах передачи с частотным разделением 5 каналов.

Известно устройство, реализующее корреляционный способ измерения нелинейных искажений четырехполюсников с нелинейностью вида показательной функции при наличии аддитивного шума.

Устройство содержит генератор шумового измерительного сигнала и двумерный статистический анализатор, измеряющий двумерную функцию распределения вероятностей входного и выходного сигналов четырехполюсника, по которой на электронно-вычислительной машине находится

20 оценка нелинейных искажений 1 j .

Недостатком этого устройства является сложность оборудования, требующего применения вычислительной машины.

Наиболее близким .к предлагаемому яв» ляется устройство для измерения и конт роля нелинейности квазилинейных систем, содержащее генератор измерительного сигнала с заданным распределением мгновенных значений, два элемента сравнения, квадратичный детектор, усилитель с регулируемым коэффиииентом передачи, интегратор, регулируемый источник компенсирующего напряжения, индикатор f 2 ) .

Недостатком этого устройства являе ся значительная йогрешность измерения нелинейности по искажению одномерного распределения мгновенных значений выходного сигнала квазилинейной системы.

Бель изобретения - повышение точнос ти измерения и контроля нелинейности квазилинейных систем.

Поставленная цель достигается тем, что в устройство для измерения и контроля нелинейности амплитудной характеристики кваэилинейных систем, содержащее блок индикации, источник опорного напряжения, генератор измерительного сигнала, 3 97429 подключенный к первой клемме устройства, элемент сравнения,.к первому входу которого подключены последовательно соединенные квадратичный детектор и усилитель с регулируемым коэффициентом передачи, введены линия задержки, регулируемая линия задержки, второй квадратичный детектор, второй усилитель с регулируемым коэффициентом передачи, два аналого-цифровых преобразователя (АПП), блок пере- >о счета, блок управления, два триггера, два элемента И и реверсивный счетчик, при этом первые входы первого и второго аналого-цифровых преобразователей через последовательно соединенные регулируемую линию задержки и первый элемент И, второй вход которого соединен с выходом первого триггера, а третий вход — с выходом второго триггера, подключены к выходу элемента сравнения, второй вход ко- о торого соединен с первой клеммой устройства и с входом упомянутого квадратич/ ного детектора, второй вход первого аналого-цифрового преобразователя непосредственно, а второй вход второго аналогоцифрового преобразователя через последовательно соединенные линию задержки, второй квадратичный детектор и второй усилитель с регулируемым коэффициентом передачи подключены к второй клемме устройства, третий и четвертый входы первого и второго аналого-цифровых преобразователей соединены с соответствующими выходами источника опорного напряжения, а пятый вход первого и второго аналого-цифровых преобразователей соеди35 нен одним из выходов блока управления, синхронизирующий выход первого аналогоцифрового преобразователя соединен с первым входом блока управления, первые выю ходы первого и второго аналог о-цифровых преобразователей через второй элемент И соединены с вторым входом блока управления, второй выход блока управления соединен со счетным входом первого и второго триггеров, а третий выход блока уп45 равления соединен с инверсным входом первого триггера,, а инверсный вход второго триггера через блок пересчета соединен с выходом регулируемой линии задерж ки, вторые выходы первого и второго аналого-цифровых преобразователей подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика. выходом соединенного с входом блока индикации.

Нервый аналого-цифровой преобразователь выполнен в виде трех ключей аналогового элемента памяти, интегратора, бло8 4 ка начальной установки интегратора, двух элементов сравнения, трех триггеров, генератора тактовых импульсов и элемента

И, при этом входы первого и второго ключей соединены соответственно с третЬим и четвертым входами аналого-цифрового преобразователя, а выходы ключей соединены с входами интегратора и блока начальной установки интегратора, выходы которых подключены к первым входам элементов сравнения, второй вход первого элемента сравнения через последовательно соединенные третий ключ и аналоговый элемент памяти соединен с вторым входом аналого-цифрового преобразователя, а второй вход второго элемента сравнения подключен к пятому входу аналого-цифрового преобразователя, выход первого элемента сравнения подсоединен к входу третьего триггера и к инверсному входу первого триггера, выход второго элемента сравнения подключен к инверсным входам второго и третьего триггеров, выход первого триггера соединен с одним из входов элемента И, с синхронизнрующим выходом аналого-цифрового преобразователя и с управляющим входом второго ключа, инверсный выход первого триггера соединен с управляющим входом третьего ключа, вход первого триггера соединен с первым входом аналого-цифрового преобразователя и с входом второго триггера, инверсный выход которого соединен с управляющим входом блока -начальной установки интегратора и с первым выходом аналого-цифрового преобразователя, выход третьего триггера подключен к управляющему входу первого ключа, второй вход элемента

И соединен с генератором тактовых импульсов, а выход элемента И подключен к первому выходу аналого-цифрового преобразователя.

Второй АШ1 выполнен в виде двух ключей, интегратора, блока начальной установки интегратора, двух элементов сравнения трех триггеров, генератора тактовых импульсов и элемента И, при этом входы первого и второго триггеров соединены с первым входом аналого-цифрового преобразователя, информационные входы первого и второго ключей соединены соответст венно с третьим и четвертым входами

ALII, первые входы первого и второго элементов сравнения соединены с выходом интегратора и с выходом блока начальной установки интегратора, вторь1е входы элементов сравнения соединены соответственно с вторым и с пятым входами AI.II1, выходы первого и второго ключей подключ 5 9742 ны к входу интегратора, и к входу блока начальной установки интегратора, выход первого элемента сравнения соединен с инверсным входом первого триггера и входом второго триггера, выход второго элемента сравнения соединен с инверсными входами второго и третьего триггеров, управляющие входы первого и второго ключей подключены, соответственно к выходам первого и третьего триггеров. Инверсный 10 выход второго триггера соединен с управляющим входом блока начальной установки интегратора и вторым выходом АЦП, и выход третьего триггера соединен с первым входом элемента И, второй вход которого 15 соединен с выходом генератора тактовых импульсов, а выход - с первым выходом

АЦП;

На чертеже представлена блок-схема ус тройс тва. 20

Устройство содержит исследуемую кваэилинейную систему 1, генератор 2 измерительного сигнала, элемент 3 сравнения, первый квадратичный детектор 4, первый усилитель 5 с регулируемым коэффициен- 25 том передачи, линию 6 задержки, регулируемую линию задержки 7, второй квадратичный детектор 8, второй усилитель 9 с регулируемым коэффициентом передачи, первый и второй аналого-цифровые преоб- 30 разователи 10 и 11, включающие в себя ключи 12 и 13, интегратор 14; блок 15. начальной установки интегратора, элементы 16 и 17 сравнения, триггеры 18-20, генератор 21 тактовых импульсов, элемент И 22, третий ключ 23 И, элемент

24 аналоговой памяти, источник 25 опорного напряжения, блок 26 управления, первый и второй триггеры 27 и 28, первый и второй элементы И 29 и 30, блок ф пересчета 31, реверсивный счетчик 32 и блок 33 индикации и первую и вторую клеммы устройства 34 и 35.

Устройство работает следующим образом. 45

В исходном состоянии на выходе триггеров 27 и 28 устанавливается уровень

0". В начале первого цикла работы триг-, геры 27 и 28 переводятся в состояние

"1 сигналом от блока 26 управления.

При этом дается разрешение на прохожде.ние через элемент И 29 и регулируемую линию задержки 7 импульса запуска от элемента сравнения 3 на первые входы аналого-цифровых преобразователей 10и 11. Импульс запуска на выходе элемента 3 сравнения возникает при равенстве на ее входе мгновенного значения напряжения измерительного сигнала, поступаю98 6 щего от генератора 2, и опорного напря-. жения уровня анализа, формируемого квад. ратичным детектором 4 и усилителем 5 с регулируемым коэффициентом передачи из сигнала измерительного генератора.

Напряжение на выходе квадратичного детектора 4 пропорционально среднеквадратическому (действующему) значению измерительного сигнала. Напряжение на выходе усилителя 5 с регулируемым коэффициентом передачи устанавливается из условия требуемого превышения уровня анализа над среднеквадратическим значением измерительного сигнала. При конт роле нелинейности уровень превышения среднеквадратического значения может быть задан в виде нормы.

После поступления импульса запуска с выхода элемента 3 сравнения через, элемент И 29 и регулируемую линию задержки 7 на первые входы начинается цикл работы А11П 10 и 11.

АЦП 10 и 11 выполнены по схеме двухтактного интегрирования опорного напряжения со сравнением результата интегрирования с преобразуемым значе нием измерительного сигнала.

В них осуществляется преобразование значений аналогового сигнала в длительность импульсов широтн6-модулированного сигнала с последующим заполнением импульсами высокой частоты и подсчетом количества импульсов счетчиком.

В исходном состоянии на выходе триг« геров 18-20 АЕ1П 10 и 11 устанавливается уровень "0 . При этом ключи 12 и 13 закрыты сигналами с выходом триггеров 18 и 19. Исходное состояние интегратора 14 обеспечивается схемой 15, которая, приведена в режим начальной установки сигналом, поступающим с инверсного выхода триггера 20. Ключ 23 AIKI

10 открыт сигналом с инверсного выхода .триггера 18.

После поступления импульса запуска на первые входы AUFI 10 и 11 триггеры

18 и 20 приводятся в состояние с выходным уровнем, равным О, блок 15 переводит интегратор 14 из режима начальной установки в рабочий режим. При этом на вход интеграторов через ключ 12 поступает опорное напряжение, подаваемое на третьи входы АЦП 10 и 11. На выхо.де интегратора. 14 напряжение линейно нарастает, что соответствует началу первого такта интегрирования.

При срабатывании триггера 18 AIEI 10 в начале первого такта интегрирования сигнал с инверсного выхода этого триг7 9742 гера закрывает ключ 23.. При этом в элементе 24 аналоговой памяти фиксируется мгновенное значение напряжения сигнала,, поступающего на второй вход AUG 10 с выхода исследуемой квазилинейной системы 1. Элемент 24 аналоговой памяти обеспечивает запоминание мгновенного значения напряжения в течение первого такта интегрирования, заканчивающегося сравнением этого напряжения с напряже- 1Э нием на выходе интегратора 14.

При наличии в квазилинейной системе инерционных цепей, приводящих к временному сдвигу сигнала, то этот сдвиг комI ненсируется введением временной задерж- t$ ки импульсов запуска AUII 10 с помощью регулируемой линии задержки 7.

При равенстве напряжений на входе элемента сравнения 16 на ее выходе формируется импульс, переводящий триггер ур

18 в состояние с выходным напряжением в виде "О, а триггер 19 «в состояние с выходным напряжением в виде "О . При этом закрывается ключ 12, открывается ключ 13 и на вход интегратора 14 пода- 2ф ется опорное напряжение противоположного знака or источника 25. После чего начинается второй такт интегрирования опорного напряжения, в течение которого напряжение на выходе интегратора 14 линей.щ но спадает. Второй такт интегрирования кончается, когда напряжение на выходе интегратора 14 устанавливается равным напряжению, подаваемому на пятый вход

AUII 10 из блока 26 управления. При этом на- выходе элемента 17 сравнения обра I зуется импульс, приводящий триггеры 19 и 20 в состояние с выходным напряжением 0". Сигнал с выхода триггера 19 переводит ключ 13 в закрытое состояние. 1

Сигналом с выхода триггера 20 блок 15 начальной установки интегратора переводит его в режим начальной установки.

Ключ 23 открыт сигналом с инверсного выхода триггера 18. АБП 10 подготов- 4 лен к следующему циклу работы.

Выходным сигналом ALDI 10 является сигнал, образованный из импульсов высокой частоты генератора 21 в интервале времени, равным длительности первого такта интегрирования формируемого сигналом выхода триггера 18 через элемент

И 22. Последовательность импульсов, поступающих с выхода элемента И 22 (егорой выход ALIIT 10) в течение первого

И такта интегрирования, подается на суммирующий вход реверсивного счетчика 32.

АИП 11 работает аналогично АБП 10.

Отличие заключается в том, что преобра98 8 зуемый сигнал со второго входа АЦП 11 непосредственно подается на первый вход элемента 16 сравнения. Такое подключение АЦП возможно лишь при относительно медленных изменениях уровня преобразуемого сигнала.

В AIIH 11 осуществляется преобразование напряжения сформированного квадратичным детектором 8, усилителем 9 с регулируемым коэффициентом передачи и линией 6 задержки из сигналов с выхода квазилинейной системы 1. Напряжение на. выходе квадратичного цетектора 8 пропорционально его среднеквадратическому значению. Коэффициент передачи усилителя 9 с регулируемым коэффициентом передачи устанавливается таким, чтобы напряжение на выходе усилителя 9 соответствовало напряжению на выходе идеальной линейной системы. После преобразования AUII 11 числовой эквивалент этого напряжения используется в виде уставки, с которой сравнивается числовой эквивалент мгновенного значения напряжения на выходе квазилинейной системы 1, преобразованной AIEI 10.

Время задержки выходного сигнала квазилинейной системы 1 линией 6 задержки выбирается равным длительности .первого такта интегрирования АБП 10 из условия соответствия по времени мгновенного. значения напряжения, преобразуемого

АЦП 10, и значения напряжения, преобразуемого AUII 11.

Выходным сигналом АБП 11 является сигнал, образованный из импульсов высокой частоты генератора 2 1 в интервале времени равным длительности второ-. го такта интегрирования, формируемого сигналом с выхода триггера 19 через

:элемент И 22. Последовательность импульсов, поступающих с выхода элемента

И 22 АЦП 11 (второй выход АЦП 11) в течение второго такта интегрирования, поступает на вычитающий вход реверсивного счетчика 32.

Результат, подсчитанный реверсивным счетчиком 32 за цикл работы, представляет собой числовой эквивалент разности между мгновенным значением напряжения на выходе квазилинейной системы 1 и напряжением уставки, формируемым цепочкой: квадратичный детектор 8 — усилитель 9 с регулируемым коэффициентом передачи из выходного сигнала при условии совпадения мгновенного значения напряжения входного сигнала с напряжением уровня анализа, формируемым из входного измерительного сигнала квадратичным детектором 4 и усилителем 5 с регулируемым коэффициентом

С 9742 передачи. Согласование соответствующих моментов времени в цикле обеспечиваетси линией 6 задержки, регулируемой линией задержки 7 и эквивалентом аналоговой памяти AUII 10.

Повторный запуск А11П 10 и 11 возможен не в момент очередного совпадения. мгновенного значения напряжения входного сигнала и напряжение уровня анализа на входе элемента 3 сравнения, а лишь толь-tO ко после окончании полного цикла работы, обеспечиваемого следящей цепью, состоящей из элемента И 29 и триггера 27.

JIocne запуска сигнал с третьего выхода

AIIII 10 через блок 26 управления переводит триггер 27 в состояние с выходным напряжением в виде О . При.этом на входе элемента И 29 напряжение, запрещающее прохождение импульсов запуска на первые входы АЦП 10 и 11. Последующий повторный запуск возможен лишь после поступления на вход триггера. 27 через блок 26 управления и элемент И

30 сигналов с первых выходов А11П 10 и 11, выдаваемых после окончания цик- д ла преобразования.

Блок пересчета 31 и триггер 28 осуществляют операции статистического усреднения. Отношение разности между двумя последовательностями импульсов, подсчи- 30 таиной реверсивным счетчиком 32 за И циклов к количеству циклов (запусков) N задаваемому с помощью блока пересчета

31 и триггера 28, при условии, что в моменты запуска входной сигнал принимает заданное фиксированное значение, являет ся статистической оценкой условного среднего значения (математического ожидания).

Началом пересчета служит сигнал с блока 26 управления, переводящий триггер 4й

28 в состояние с выходным напряжением в виде "1 . После чего выдается разрешающий сигнал для прохождения импульсов запуска через элемент И 29 на первые входы АЦП 10 и 11.

После прохождения М импульсов запуска на выходе блока пересчета 31 возникает импульс, возвращающий триггер 28 в состояние с выходным напряжением в виде

О, а на вход элемента И 29 выдается сигнал, запрещающий прохождение импульсов запуска.

Число П, зафиксированное реверсивным счетчиком 32 за И циклов, определяется из выражения

1. Устройство для измерения и контроля нелинейности амплитудной характерис« тики квазилинейных систем, содержащее блок индикации, источник опорного напряжения, генератор измерительного сигнала, подключенный к первой клемме устройства, элемент сравнения, к первому входу которого подключены последовательно соединенные квадратичный детектор и усилитель с регулируемым коэффициентом передачи, о т л и ч а ю ш е е с я тем, что, с целью повышения точности измерения и конгроля, в него введены линия задержки, регулируемая линия задержки, второй квадратичный детектор, второй усилитель с регулируемым коэффициентом передачи, два аналого-цифровых преобразователя, блок пересчета, блок управления, два триггера, два элемента И и реверсивный сче лчик, причем первые входы первого и второго аналого-цифровых преобразователей . через последовательно соединенные регулируемую линию задержки и первый элемент И, второй вход которого соединен с выходом первого триггера, а третий входс выходом второго триггера, подключены к выходу элемента сравнения, второй вход которого соединен с первой клеммой усч ройства и с входом упомянутого квадратичного детектора, второй вход первого аналогэ-цифрового преобразователя непо/

1l=ahi х(„"I-x(H }=GNARL)((NJ, 2 / где el — коэффициент пропорциональности;

98 10 х („x(NJ -оценки условныхсредних знаг чений напряжений, преобразован- ных AUDI 10 и 11 за циклов и@ й! М) ах(- отклонение х(от х(1 2

Если коэффйциент пересчета 8 выбрать равным величине

10х то оценка а х определяется из выражения (Ч) дх(= n-1o, rge 4- число, указывающее положение запятой при представлении в деся;ичной системе счисления.

Результат выдается на блок 33 индикации.

Блок 33 индикации может иметь шкалу с указанием номинального значения и границ допустимого изменения дХ(. .Результаты измерения и контроля могут быть. выданы на внешние устройства считывания и использованы в автоматизированной системе измерений и контроля.

Формула изобретения

11 9742 средственно, а второй вход второго анало«

ro-цифрового преобразователя через последовательно соединенные линию задержки, второй квадратичный детектор и второй уси литель с регулируемым коэффипиентом пе- З редачи подключены к второй клемме устройства, третий и четвертый входы первого и второго аналого-цифровых преобразователей соединены с соответствующими выходами источника опорного напряжения, а <Ф пятый вход первого и второго аналогоцифровых преобразователей соединен одним из выходов блока управления, синхронизируюший выход первого аналого-цифрового преобразователя соединен с первым И входом блока управления, первые выходы первого и второго аналого-цифровых пре« образователей через второй элемент И соединены с вторым входом блока управле: ния, второй выход блока управления соеди-щ нен со счетным входом первого и второго триггеров, а третий выход блока управления соединен с инверсным входом первого триггера, а инверсный вход второго триггера через блок пересчета соединен с вы»И ходом регулируемой линии задержки, вторые выходы первого и второго аналогоцифровых преобразователей подключены соответственно к суммирующему и вычитаюшему входам реверсивного счетчика, Эй выходом соединенного с входом блока индикации.

2.Устройство поп. 1, о тлича юш е е с я тем, что второй аналого-цифровой преобразователь выполнен в виде двух клю- чей, интегратора, блока начальной установки интегратора, двух элементов сравнения, трех триггеров, генератора тактовых импульсов и элемента И, при этом входы первого и второго триггеров соединены с щ первы м входом аналого-цифрового преобразователя, информационные входы первого и второго ключей соединены соответственно с третьим и четвертым входами аналого-цифрового преобразователя, пер- 4> вые входы первого и второго элементов сравнения соединены с выходом интегратора и с выходом блока начальной установки интегратора, вторые входы элементов сравнения соединены соответственно с вторым и с пятым входами аналогоцифрового преобразователя, выходы первого и второго ключей подклк>чены ко входу интегратора, и к входу блока начальной установки интегратора, выход первого элеИ мента сравнения соединен с инверсным входом первого триггера и входом второго триггера, выход второго элемента срав» нения соединен с инверсными входами второго и третьего триггеров, управляющие входы первого и второго ключей подключены соответственно к выходам первого и третьего триггеров, инверсный выход второго триггера соединен с управляющим входом блока начальной установиa интегратора и вторым выходом аналого-цифрового преобразователя, а выход третьего триггера соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход - с первым выходом аналого-цифрового преобразователя.

3. Устройство по п. 1, о т л и ч а юш е е с я тем, что первый аналого-цифровой преобразователь выполнен в виде трех ключей, аналогового элемента памяти, интегратора, блока начальной установки интегратора, двух элементов сравнения, трех триггеров, генератора тактовых импульсов и элемента И, при этом входы первого и второго ключей соединены соотг ветственно с третьим и четвертым входами аналого-цифрового преобразователя, а выходы ключей соединены с входами интегратора и блока начальной установки интегратора, выходы которых подключены к первым входам элементов сравнения, второй вход первого из которых через последовательно соединенные третий ключ и аналоговый элемент памяти соединен с вторым входом аналого-цифрового преобразователя, а второй вход второго элемента сравнения подключен к пятому входу аналого-цифрового преобразователя, выход первого элемента сравнения подсоеди.нен к входу третьего триггера и к инверсному входу первоГо триггера, выход второго элемента сравнения подключен к ин« версным входам второго и третьего триггеров, выход первого триггера соединен с одним из входом элемента И, с синхронизируюшим выходом .аналого-цифрового преобразователя и с управляющим входом второго ключа, инверсный выход первого триггера соединен с управляющим входом третьего ключа, вход первого триггера соединен с первым входом аналого-цифрового преобразователя и с входом второго триггера, инверсный выход которого соединен с управляющим входом блоке начальной установки интегратора и с первым выходом аналого-цифрового преобра« зователя, выход третьего триггера подключен к управляющему входу первого ключа, второй вход элемента И соединен с генератором тактовых импульсов, а выход элемента. И подключен к первому выходу аналого-цифрового преобразова теля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ж 361449, кл. б 01 Й 29/00, 1972.

97 1298

14

2. Т. Корд. Новый метод измерения и испытания нелинейности квазилинейных систем с помоцпю стохм тического измерительного сигнала. "Hiradastehnity

X> ". 1976, N 2, с. 43 (прототип).

ВНИИПИ Заказ 8689/63 ТираЖ 717 Подписное

Филиал ППП Патент", r., Ужгород, ул. Проектная, 4