Устройство автоматического контроля электронных систем

 

Союз Советскин

Социалистическин

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 980027 (6I ) Дополнительное к авт. свнд-ву— (22)Заявлено 12.01.81 (2I) 3236065/18-21 с присоединением заявки J%— (23) Приоритет—

Опубликовано 07.12.82. Бюллетень № 45

Дата опубликования описания 07.12.82

{5I)M. Кл. (501 В 31/28

Йеулврстеанай нвмнтет

СССР не делам нзвбретеннй н открытнй

{53) УЛК 621.315. .1.014(088,8) (72) Авторы изобретения (7I) Заявитель (54) УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ

ЭЛЕКТРОННЫХ СИСТЕМ

Изобретение относится к автоматичес-. кому контролю и может быть использова но при контроле электронных систем различного назначения.

Известно устройство для контроля и

5 диагностики, содержащее ЭВМ, источники стимулируюших воздействий, измерители реакций объекта контроля, коммутатор, соединенные через контроллер линиями связи с ЭВМ (11 .

Недостатком данного устройства является значительное время реакции вследствие большого объема логической обработки в ЭВМ и отсутствие средств повышения достоверности контроля. 15

Наиболее близким к предлагаемому является устройство, содержашее ЭВМ, контроллер, преобразователь в код реакций объекта контроля, источники стимулнруюших воздействий и коммутатор, со- 20 единенные с ЭВМ (2) .

Недостатками известного устройства являются большое время контроля из-еа большого объема логической обработки

2 информации в ЭВМ, низкая достоверность контроля из-за отсутствия диагностики неисправности при разовых сбоях и низкий дискрет поиска неисправностей.

Ilemü изобретения — повышение достоверности и быстродействия контроля.

Поставленная цель достигается тем, что в устройство, содержашее ЭВМ, соединенную через контроллер с управляюшим входом коммутатора, входы коммутатора соединены с источником стимулирующих сигналов, а выходы — с входами объекта контроля, введены три шифратора, шесть регистров памяти, пять элементов эквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора, а выход — с магистральными шинами контроллера, входы второго и третьего шифраторов соединены между собой и с выходами объекта контроля, а выходы соединены соответственно с входами пятого и шестого регистров памяти, входы первого, второго, третьего и четвертого

3 98002 регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы первого и второго. регистров памяти соединны с соответствующими входами первого элемента эквивалентности, выходы третьего и пятого регистров памяти соединены с соответствующими входами второго элемента эквивалентности, выходы четвертого и пятого регистров памяти соединены 30, с соответствующими входами третьего

1 элемента эквивалентности, выходы третьего и шестого регистров памяти соединены с соответствующими входами четвертого элемента эквивалентности, выходы четвертого и шестого регистров памяти соединены с соответствующими входами пятого элемента эквивалентности, выходы первого, второго, третьего, четвертого и пятого элементов эквивалентности соеди- 20 нены соответственно с пятью входами дешифратора, начиная с младщего разряда, выходы дешифратор с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвер-30 тый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены с входами пятого элемента ИЛИ, а его выход соединен с входом прерывания

ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента

ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены с входами восьмого элемента ИЛИ, выходы дешифра-1 тора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифратора, первый, четвертый, пятый и выход третьего элемента ИЛИ соединены с вхо- 0 дами десятого элемента ИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, десятый и выход второго элемента ИЛИ соединены с входамк двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, де7 4 вятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ, выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и.нулевой выход дешифратора подключены к выходным шинам устройства.

На чертеже представлена схема устройства.

Устройство содержит коммутатор 1, управляемый от ЭВМ 2, шифраторы 3-5, контроллер 6, магистральные шины 7, регистр 8 памяти кода воздействия, регистр

9 памяти контрольного кода воздействия, регистр 10 памяти эталонной реакции объекта контроля на код воздействия, выдаваемый ЭВМ; регистр 11 памяти эталонной реакции объекта контроля на контрольный код воздействия, выданного на объект контроля (ОК), регистр 12 памяти реакции объекта контроля; регистр 13 памяти реакции объекта контроля; логические элементы 14-18 эквивалентности; дешифратор 19 с выходными шинами

20 — 51, логические элементы ИЛИ 5255 с выходами 56 — 59 и логические элементы ИЛИ 60 — 69.

Входами устройства являются входы шифраторов 4 и 5. Выходами устройства являются выходы коммутатора 1 и выходы логических элементов ИЛИ 52 - 55, 60 — 69 и выход 20 дешифратора 19, соединенные с выходными шинами устройства.

Устройство работает следующим образом.

ЭВМ 2 содержит в своей памяти последовательность выдачи воздействий на объект контроля и его логическую модель, которая обеспечивает возможность формирования эталонной реакции объекта контроля при выдаче на него воздействия.

ЭВМ 2 через контроллер 6 выдает код стимулирующего воздействия на коммутатор 1 и в регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контроля и на вход шифратора 3, с выхода которого контрольный код стимулирующего воздействия, выданного на объект контроля, поступает на вход . регистра 9 и через контроллер 6 на ЭВМ 2. С выходов регистров 8 и 9 кодовые сообщения поступают на входы элемента 14 эквивалентности.

5 980027 . 4

При совпадении кодов на входах эле- ти соединены со входами дешифратора Б) мента 14 эквивалентности на его выходе причем элемент 18 эквивалетности сопоявляется сигнал логической единицы, единен с входом младшего разряда, элечто свидетельствует о соответствии вы- мент 17 - с входом второго разряда и данного на объект контроля воздействия З т. д., элемент 14 — с входом старщего заданному от ЭВМ 2. разряда. Выходы 20 ... 51 дешифратора

После выдачи воздействия на объект 19 являются соответственно выходами контроля ЭВМ 2 формирует кодовое сооб- 0... 31 и соединены с входами элеменшение, соответствующее эталонному со- тов ИЛИ 52 — 55, 60 -69 по принципу стоянию объекта контроля при условии 10 аналогичности заключений о состоянии выдачи на него запланированного воздей- соответствующих элементов устройства ствия, и выдает его через контроллер 6 автоматического контроля и объекта контна регистр 10. Если коды на входах эле- роля следующим образом: элемент ИЛИ мента 14 эквивалентности не совпадают, 52 — ОК в состоянии»Не норма; элето ЭВМ 2 формирует дополнительно кодо- >> мент ИЛИ 55 — устройство контроля в вое сообщение, соответствующее эталонно- состоянии "Норма"; элемент ИЛИ 60 — ОК ,му состоянию объекта контроля при условии в состоянии "Норма; элемент ИЛИ 61 выдачи на него воздействия, соответству©- OK, коммутатор 1, шифратор 3 в состоящего контрольному коду, зарегистрирован- нии "Неопределенность; элемент 62 ИЛИному шифратором 3, и выдает его через устройство контроля в состоянии Не норконтроллер 6 на регистр 11. При совпа- ма; элемент 63 ИЛИ - коммутатор 1 в дении кодов на входах элемента 14 экви- состоянии Не норма»; элемент 64 ИЛИвалентности кодовое сообщение в регист- шифратор 3 в состоянии Не норма ; ре 11 не выдается. элемент 65 ИЛИ вЂ” шифратор 4 в состояРеакция обьекта контроля на выданное > нии "Не норма; элемент 66 ИЛИ вЂ” шифвоздействие воспринимается двумя шифра- ритор 4 в состоянии Неопределенность"; горами 4 и 5. С их выходов кодовые элемент 67 ИЛИ - шифратор 5 в состоясообшения поступают на входы регистров нии "Не норма; элемент 68 ИЛИ вЂ” шиф12 и 13. С выхода регистра 10 код ратор 5 в состоянии "Неопределенность поступает на входы элементов 15 и 17 И элемент 69 ИЛИ - элементы 14 - 18 эквивалентности. С выхода регистра 11 эквивалентности в состоянии, НЕ норма» код поступает на входы элементов 16 и выход 20 дешифратора 19 — элементы .

18 эквивалентности. На вторые входы 14 — 18 эквивалентности в состоянии элементов 15 и 16 эквивалентности по- Неопределенность". ступает код от регистров 12, а на вто- фу рые входы элементов 17 и 18 эквиваЗаключение Неопределенность обозналентности — от регистра 13. Совпадение чает, что имеюшимисЯ сРедствами место кодов на входах элементов 15 и 17 экви- неиспРавности опРеделить невозможно, а

„лентности св„дете„ь,твует о том. что существует список элементов устройства реакция объекта контро я,принятая ши- 40 контРолЯ с. возможной неиспРавностью. фр 4 и 5, со тствует алон- OAнако такое заключение может быть лишь ному состоянию объекта контроля при вы- в случаях возникновения неисправности в даче запланированного в ейств . С .двух грех местах одновременно, поэтому дение кодов на входах элемен 16 вероятность заключения не превышает, тов и, 10-1о 1 о ОМ

18 эквивалентности свидетельств ет о льс ует о заключения может быть только а случае екта контроля стимулирующему воздей озде ствию, зарегисэнеисправности всех логических элементов рированному шифратором 3. устройства контроля.

С выхода элемента ИЛИ 60 сигнал ческих элементов 14 — 18 экви ле подается на вход прерывания ЭВМ 2. При и позволяет сделать заключение о со сигнала "OK норма ЭВМ 2 получает че« орма, е норма, Неопределенность каждого элемента системы и обьекта контроля. успешном завершении контроля состояния

И объекта контроля по данному стимулирую

Поскольку каждый элемент 14 - 18 шему воздействию и формирует выдачу эквивалентности имеет на выходе два ло- следующих воздействий. гических состояния, то всего имеется 2

Введение дополнительного эталонного решений. Выходы элементов эквивалентиос- состояния объекта контроля ОК в регистр

980027

11 и анализ состояния всех. элементов эквивалентности позволяет значительно повысить достоверность принимаемого решения об исправном (неисправном) состоянии объекта контроля или устройства 5 контроля.

Аппаратная реализация предлагаемого изобретения позволяет существенно повысить быстродействие устройства автоматичесхого контроля за счет уменьшения обьема логической обработки в ЭВМ. Это позволяет уменьшить требуемые от ЭВМ ресурсы, что дает возможность использовать в такой системе малые и микроЭВМ. Введение сигнала "ОК норма на вход прерывания ЭВМ обеспечивает контроль в темпе работы объекта хонтроля.

Формула изобретения

Устройство автоматического контроля электронных систем, содеркашее ЭВМ, соединенную через контроллер с управляюшим входом коммутатора, входы коммутатора соединены с источником стимулируюших сигналов, а выходы — с входами объекта контроля, о т л и ч а ю ш е е с я тем, что, с целью повышения достоверности и быстродействия контроля, в него введены три шифратора, шесть регистров памяти, пять элементов эквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора, а выход - с магистральными шинами контроллера, вхо35 ды втор го и третьего шифраторов соеди нены между собой и е выходами объекта контроля, а выходы соединены соответственно с входами пятого и шестого регист4О ров памяти, входы первого, второго, третьего и четвертого регистров памяти соединены с магистральными и соответст вуюшими адресными шинами контроллера, выходы первого и второго регистров па45 мяти соединены с соответствуюшими входами первого элемента эквивалентности, выходы, третьего и пятого регистров паМяти соединены с соответствуюшими входами второго элемента эквивалентности, выходы четвертого и пятого регистров памяти соединены с соответствуюшими входами третьего элемента эквивалентности, выходы третьего и шестого регистров памяти соединены с соответствуюшими входами четвертого элемента эхвивалент- ности, выходы четвертого и шестого регистров памяти соединены с соответствующими входами пятого элемента эквивалент-„ ности, выходы первого, второго, третьего, четвертого и пятого элементов эквивалентности соединены соответственно с пятью входами дешифратора, начиная с младшего разряда, выходы дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, а двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соот» ветственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов

ИЛИ соединены входами пятого элемента ИЛИ, à его выход соединен с входом прерывании ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента

ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены .с входами восьмого элемента ИЛИ, выходы дешифратора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый и выход третьего . элемента ИЛИ соединены с входами десятого элемента

ИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, де- сятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ, выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства.

Источники информации, принятые во внимание при экспергизе

1. Комплехс технических средств

М-6000 АСВТ-М.ТУ 25.01.698.72.

2. Клисторин И. Ф., Подзин А. Е.

Принцип построения систем контроля и диагностирования цифровой электронной аппаратуры. - "Приборы и системы управления, 1978, ¹ 2.