Умножитель частоты следования импульсов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик в»993451 (61) Дополнительное к авт. саид-ву (22).Заявлено 050881 (21) 3326982/18-,21. (ЩМ. Ка.

Н 03 К 5/01 с присоединением заявки HP

Государственный комитет

СССР по делам изобретений. н открытий (23) Приоритет (33) УД 4 621 374.44 (088. 8) Опубликовано 30.01.83. Бюллетень ¹ 4

Дата опубликования описания 300283

/ . В.Н.Лебедев, Н.И.Шитов, В.Н.Попов и p;:И .Трясогузов-: (72) Авторы изобретения л

1 (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ

Изобретение отйосится к автома,тике, измерительной и вычислительной технике и может найти применение в устройствах частотно-импульсной и цифровой обработки информации.

Известен умножитель частоты, содержащий делитель опорной частоты, входной формирователь импульсов,. два регистра сдвига,два блока переноса кода, запоминающий регистр, блок управ- „ ления и выходной формирователь 1 .

Недостаток данного умножителя частоты — невысокая точность умножения, что ограничивает его применение.

Наиболее близким к предлагаемоМу по технической сущности является ум» ножитель частоты следования импульсов, содержащий последовательно соединенные входной формирователь импульсов, первый регистр сдвига, за. поминающий регистр, блок переноса кода, второй регистр сдвига, выходной формирователь импульсов и блок управления, второй вход которого со-, единен с вторым выходом регистра сдвига, а первый выход — с вторым входом запоминающего регистра, второй выхоц — с вторым входом блока переноса кода, третий и четвертый выходы — с вторым и третьим входами второго регистра сдвига, четвертый вход которого соединен с входом, делителя опорной частоты и шиной опорной частоты, а выход делителя опорной частоты соединен с вторым входом первого регистра сдвига 23

Однако устройство характеризуется недостаточно высокой точностью умно10

Цель изобретения — повышение точности умножения.

Поставленная цель достигается тем что в умножитель частоты следования импульсов, содержащий блок управления, первый выход которого соединен с синхрониэирующим входом.эапоминающего регистра, второй выход — с устано« вочным входом старшего разряда первого регистра сдвига, третий и четвертый выходы подключены соответственно к управляющему входу блока-пе- .. реноса йсод к обнуляющему входу первого регистра сдвига, установочные входы которого соединены с информаци25 онными выходами блока переноса, вхо" ды которого подключены к информационным выходам запоминающего регистра, информационные входы которого соеди, нены с информационными выходами вто30, рого регистра сдвига,,управляющий.

993451 нход которого через делитель опорной частоты соединен с шиной опорной частоты, информационный вход — с первым выходом входного формирователя импульсов, а выход — с первым входом блока управления, второй вход которого сое- 5 динен с выходом выходного формирова теля импульсов, вход котоРого подключен к выходу первого регистра сдвига, введены дополнительный. запоминающий регистр, двоичный умножитель10 и блок вычитания частот, выход которого подключен к управляющему входу первого регистра сдвига, первый вход — к шине опорной частоты, второй — к выходу двоичного умножителя, счетный вход которого соединен с выходом выходного формирователя импульсов, управляющий вход — с выходом второго регистра сдвига, информационные входы — с информационными выходами дополнительного запоминающего регистра, информационные входы которого подключены к информационным выходам делителя опорной частоты, управляющий вход кото ого подключен к второму выходу входного формирователя импульсов, а синхронизирующий вход дополнительного запоминающего регистра соединен с третьим выходом входного формирователя импульсон, На чертеже представлена структурная М схема устройства.

Умножитель содержит блок 1 вычитания частот, делитель 2 опорной частоты, первый регистр 3 сдвига, блок 4 управления, запоминающий регистр 5, вход- 35 ной формирователь б импульсов, дополнительный регистр . сдвига, двоичный умнох<итель 8, выходной формирователь

9 импульсов, блок 10 переноса кода, второй регистр 11 сдвига, шину 4Q входных импульсов, шину опорной частоты.

Двоичный умножитель 8 состоит из счетчика импульсов, регистра, группы элементов И и суммирующего элемента.

Устройство работает следующим образом.

Импульсы опорной частоты поступают на вход делителя 2 и на первый вход блока 1. Коэффициент деления делителя 2 равен заданному коэффициенту умножения М. Импульсы с выхода делителя 2, частота следования которых равна у „ /М, подаются на управляющий вход регистра 11, Каждый импульс умножаемой частоты поступает через входной формирователь б на информационный вход регистра 11,записывается в первом разряде этого регистра (разряд из состояния 0 переводится в состояние 1 ) и после-60 довательно переносится в последующие.

Число разрядов К регистра 11, находящееся между двумя разрядами, в единичном состоянии пропорционально целой части отношения периода Т„ вход- 65 ного сигнала и периода импульсов.с выхода делителя 2Топ M,ò.å.р ап х) (е т\

Таким образом, н регистре 11 фиксируется каждый период Т,<входного сигнала. Импульсы с последнего разряда регистра 11 сдвига поступают на ход блока 4 и вход синхронизации умножителя 8.

Блок 4 управления формирует сигналы, поступающие на синхронизирующие входы регистра 5 и на установочный вход последнего Разряда регистра

3, при этом сод ржимое регистра 11 сдвига переносится в регистр 5, а последний разряд регистра 3 перево.дится в единичное состояние. Сигнал, снимаемый с последнего разряда регистра 3, поступает на формиронатель

9.

Импульс с выхода формирователя 9 поступает в блок .4 и на счетный вход умнох<ителя 8. При этом блок 4 каждый раз формирует два следующих друг за другом импульса, первый иэ которых поступает на обнуляющий вход регистра 3, а второй, сдвинутый относительно первого на время, равное максимальному времени, переходного процесса в .регистре 3 сдвига, переносит содержимое регистра 5 через блок 10 в регистр 3. Tаким образом, код иэ регистра 5 переносится в регистр 3 сдвига по .каждому импульсу с выхода формирователя 9. За период входного сигнала.т<=1/Х„,выделяемый формирователем б,делитель 2 успевает сформировать определенное количество импульсов, поступающих на управляющий вход регистра 11, а так как перед каждым очередным тактом работы делитель устанавливается сигналом с формирователя 6 в нулевое состояние, то к концу периода Тх,при условии, что Т ФТ - М Е 4 ( будет сформирован некоторый код д Й, определяемый разностью

М=Ю т -М-Е < (— . оп 1 оп Х и м /

Значение данного остатка можно также выразить в виде

В<ч=М чак f „-т где чс«< — дробная часть числа - — "- . (Ц е

С учетом этого истинное значение .периода Тхнаходится в ниде

Т,< Топ Eï4 М ча«

По окончании периода Т входного сигнала импульсом с второго выхода входного формирователя б кодайиз делителя 2 переносится в регистр 7.

993451

Через время, достаточное для надежного переписывания информации из делителя в регистр, на третьем выходе входного формирователя б формируется импульс, устанавливающий делит ь 2 в .Нулевое состояние. 5

Импульсы умножаемой частоты записываются в первом разряде регистра

ll и последовательно переносятся в последующие. Импульсы с последнего разряда поступают на управляющий вход умножителя 8; Данным : импульсом код остатка дйиз регистра 7 переписывается в регистр двоичного умножителя 8.

Таким образом, код остатка Лапе- 15 риода Т, из регистра 7 и код данного периода Т,поступают на развертку в соответствующие элементы (регистра двоичного умножителя 8 и сдвиговый регистр Э) одновременно по сигналу 20 с выхода регистра 11. Таким образом осуществляется синхронизация процессов развертки периода и его кодирование.

Если bN=0, то частота сигнала на выходе двоичного умножителя 8 равна нулю, так как частота на выходе двоичного уиножителя определяется соотношением

Формула изобретения умножитель частоты следования имЗ5 пульсов, содержащий блок управления, первый выход которого соединен с синхронизирующим входом запоминающего регистра, второй выход — с установочным входом старшего разряда первого

40 регистра сдвига, третий и четвертый

° выходы подключены соответственно к управляющему входу блока переноса кода и к обнуляющему входу первого регистра сдвига, установочные вхо45 ды которого соединены с информационными выходами блока переноса, входы которого подключены к информационным . выходам запоминающего регистра, информациочные входы которого соедине5О ны с информационными выходами второго регистра сдвига, управляющий вход которого через делитель опорной частоты соединен с шиной опорной частоты, информационный вход — с первым выходом входного формирователя импульсов, а выход — а первым входом блока управления, второй вход которого соединен с выходом выходного формирователя,импульсов, вход которого подклю. чен к выходу первого регистра сдвига, отличающийся тем, что, с целью повышения точности умножения, в него введены дополнительный запоминающий регистр, двоичный умножитель .н блок вычитания частот, выход которо<5 го подключен к управляющему входу

С6 0ll А3

DM ду и за

2 где f+> частота сигнала на выходе двоичного умножителя; и — значение кода в регистре двоичного умножителя;

Узы„ - частота сигнала, подаваемого на вход счетчика двоичного умножителяу — разрядность счетчика двоич ного умножителя.

Частота на выходе блока 1 вычитания частот равна

Очевидно, что период сигнала на выходе устройства равен 7з„/м только при Ьй= 0

Если 4Ì Î, то для повышения точности умножения необходимо осуществить коррекцию периода следования ьй импульсов на выходе устройства. Причем эта коррекция должна осуществляться равномерно за время Т„ . Если, например, величина коэффициента умножения К=64 и 4Й =8, то коРРекции подлежит каждый восьмой импульс на выходе устройства. Коррекция при этом заключается в увеличении периода следования каждого восьмого импульса на величину Тд„. . Счетчик двоичного умножителя 8. так же как и делитель 3 имеет коэф фициент деления N. Поэтому при поступлении на вход счетчика М импульсов на выходе двоичного умножителя

8 формируетсяанимпульсов (при И=4 и ,бМ=6 это будут 4-ый 12-ый,20-ый...,, 50-ый импульсы} . Каждый из импульсов с выхода двоичного умножителя .8 запрещает прохождение очередного импульса опорной частоты через блок 1 вычитания частот на управляющий вход. регистра Э. Это означает увеличение периода следования импульса на выходе умножителя частоты на величину Tqq, В предлагаемом устройстве осуществляется равномерная коррекция периода следования частоты импульсов внутри периода входного сигнала, что позволяет существенно повысить точность умножения. В данном умножителе частота, генерируемая на выходе устройства, определяется выражением Ывь,„=К „ М, что стало возможным благодаря введению операции коррекции., Введение в умножитель частоты следования импульсов дополнительного регистра, двоичного умножителя, блока вычитания частот и новых связей позволяет повысить точность умножения частоты путем коррекции периода следования импульсов и следовательно улучшить метрологические характеристики устройства.

993451

Составитель О.Кружилина

Редактор А. Мотыль Техред Е.Харитончик. Корректор M,Øàðîøè

Тираж 934 Подписное

ВНИИПИ Росударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5»

Заказ 506/75

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 первого регистра сдвига, первый вход— к шине опорной частоты, второй — к выходу двоичного умножителя, счетный вход которого соединен с выходом выходного формирователя импульсов, управляющий вход — с выходом второго регистра сдвига, информационные входы — с информационными выходами дополнительного запоминающего регистра, информационные входы которого подключены к информационным выходам делите- ®О ля опорной частоты, управляющий вход которого подключен к второму выходу входного формирователя импульсов, а синхронизирующий вход дополнительного запоминающего регистра соединен с третьим выходом входного формирователя импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 627572, кл. Н 03 К 5/Ol 1977.

2. Авторское свидетельство СССР

Р 809526, кл. Н 03 К. 5/01, 1979.