Устройство для управления совмещением данных

 

«и999066

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсинх

Соцналнстнчесннх

Рвспубпнк (61) Дополнительное к авт. свид-ву(22)Заявлено 23.07.81 (21) 3265425/18-24 (51}М. Кл.

6 06 1: 15/46 с присоединением заявки М

Г4сяарстщнВЙ квивтвт ЧСФР йа илам изевретеикй и еткрытий (23) Приоритет

Опубликовано 23.02.83. Бюллетень Эй 7 (53) УДК621. 398 (088.8) Дата опубликования описания 23.02.83

Н.А.Рагимов, Ю.А.Сарки ов, Е.M.Митюшин и M.Н.Г ран "

Х 4 (72) Авторы изобретения

Азербайджанский институт нефти и химии им. И.Азизбекова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ СОВМЕЩЕНИЕМ

ДАННЬ1Х

Изобретение относится к автоматическому контролю и может быть использовано, например, для исследованиМ скважин спускаемыми глубинными приборами, а также для других работ, связанных с совмещением данных, поступающих от линейно смещенных датчиковв.

Известно электронное устройство совмещения данных, использующее запоминающие устройства, в частности, . устройство совмещения глубин цифровой регистрирующей аппаратуры каротажа Н055 В нем используется запоминающее устройство (блок памяти),разделенное на секции по числу каналов, 15 причем каждая секция снабжена индивидуальным счетчиком адреса, коэффициент пересчета которого равен максимально возможной задержке в каждом канале, причем в каждом конкретном случае величина задержки по каналу устанавливается с панели управления (дат чи к вели чины эадерже к) (1 );

Недостатком этого устройства является большой расход управляющего оборудо вания, ввиду инди видуал ьнопо управления каждым каналом и его объ3 ем растет пропорционально увеличению числа каналов. Некоторое снижение объема управляющего оборудования достигается в устройстве тем, что максимальные величины. задержек в каналах устанавливаются различными, в первом канале - ноль, т.е. он проходит без задержки, во втором не более 2 м (20 шагов квантования), в третьем - 4 м и т.д., эа счет этого уменьшается емкость адресных счетчиков в-каналах с небольшими задержками, но одновременно ограничиваются функциональные возможности ..

Наиболее близким к изобретению является устройство для управляемой задержки цифровой информации, содержащее блок сдвигающих регистров (блок памяти), число которых равно

:разрядности записываемого кода па4 вентилей, датчик 5 величины задержек, триггер 6, датчик 7 номера канала и элемент ИЛИ 8, Устройство работает следующим образом.

Запуск производится каждым импуль. сом квантования по глубине, иницирующим работу датчика 7 номера канала и источника информации. При этом на первом выходе датчика 7 устанавливается код номера канала, поступающий одновременно на вход датчика 5 и второй адресный вход блока 1. Сигнал с выхода датчика 7 устанавливает триггер 6 в положение "Запись", дающее разрешение на блок 4 и сменяющее адрес в счетчике 3. Код величины задержки, соответствующей номеру канала, через блок 4 поступает на сумматор 2, где складывается с текущим адресом из c eò÷èêà 3. Полученный новый адрес подается на первый адресный вход блока 1. Таким образом, полный адрес, поданный на блок 1,определяется номером канала и результатом суммирования кода величины задержки данного канала и текущего адреса и опережает текущий адрес в счетчике

3 на величину требуемой задержки Затем датчик 7 выдает новый номер канала, которому с выхода датчика величин задержек соответствует код задержки данного канала, суммирующийся с тем же текущим адресом со счетчика 3, Полный новый адрес ячейки блока 1, по которому записывается информационное слово нового канала,. опережает текущий адрес на величину задержки этого канала. Этот цикл повторяется при постоянном текущем адресе счетчика 3, пока не будут исчерпаны все каналы, подлежащие совмещению. После записи всех каналов сигнал с третьего выхода датчика 7 устанавливает триггер 6 в положение

"Считывание", при котором через элемент ИЛИ 8 снова иницируется работа датчика 7, блок 4 запирается и на соответствующие входы сумматора 2 поступают нули и считывание данных из блока 1 производится по текущему адресу счетчика 3, а в полном адресе, подаваемом на блок 1, изменяется только номер канала. Считав информацию по всем каналам, датчик 7 прекращает работу до поступления следующего импульса запуска, Таким образом, записав информацию по всем каналам с опережением" на

3 999066 ф раметра, а длина — максимально возможному числу шагов задержки. Информация синфазно с тактовыми импульсами, например импульсами глубины, последовательно накапливается в блоке регистров, .а число. тактовых импульсов суммируется в счетчике до тех пор, пока не станет равным коду,. определяющему величину необходимой задержки. После этого с помощью высо- 1в кочастотного генератора производится сдвиг информации на выход блока регистров и выдача ее потребителю j2).

Недостатком известного устройства является большой расход оборудования, в част ности, у пр а вля юц е го. Дейст вительно, для задержки по 5 каналам с различными величинами задержек необходимо наличие М накопителей, каждый из которых имеет индивидуальную схему 6 управления (счетчик, схему равнозначности и т.д.). Наличие большого числа одновременно работающих пересчетных схем снижает общую надежность устройства, 25

Целью изобретения является повышеwe надежности и упрощение устройства.

Поставленная цель достигается тем, что в устройство для управления совмещением данных, содержащее блок памяти, датчик величины задержек, элемент ИЛИ, триггер и счетчик, введены датчик номера канала, блок вентилей и сумматор, первый вход которого соединен с выходом счетчика, подключенного входом к первому входу блока вентилей и к первому выходу триггера, второй выход которого через последовательно соединенные элемент ИЛИ, 46 дат чи к номер а кан ал а, дат чи к вели чины задержек и блок вентилей соединен со вторым входом сумматора, выход которого подключен к первому адресному входу блока памяти, второй адресный

„4i вход которого подключен к первому выходу дат4ика номера канала, второй и третий выходы которого соединены со входами триггера, второй вход элемента ИЛИ является входом запуска устройствава.

На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - диаграмма заполнения блока памяти „

Устройство содержит блок 1 памяти., имеющий информационные входы и выходы, Ы число которых равно разрядности совмещаемых данных, и адресные входы

A,...,AI,„ñóììàòîð 2, счетчик 3, блок

99906 величину соответствующих задержек текущего адреса, устройство считывает ямформацию из блока памяти по тем же номерам каналов, но по текущему адресу, которому будут соот вет ст воват ь данные; записанные в блок памяти ра-. нее, следовател ьно, осущест вля ет ся задержка поступающей информации.

Рассмотрим на конкретном приме ре процесс. совмещения данных по глу- !0 бине. На фиг. 2 по горизонтали расположены адреса ячеек блока памяти а, a>(goпустим, .максимальная задержка в каждом. канале равна десяти шагам), им соответствует первая группа а„+,ь.. 1$ а адресных входов блока памяти, а по вертикали - адреса зон блока памяти, отводимые под каждый, канал и оп ределяемне второй группой адресов (пусть три канала совмещения, обозна- 20 ченные .l, 2к, 3 . Задержку в первом канале положим равной 1,1 =0, во втором L =5, в третьем L>=5 шагам квантования по глубине. Ь исходном состоянии блок 1 и счетчик 3 предполагают 2$ ся обнуленными и при поступлении импульса запуска счетчик 3 устанавливается в состояние С1 „ датчик 7 устано" вил код первого канала, выбравший че-, рез вторую группу адресных входов зо- $0 ну памяти 1, . Тогда при записи-адрес с выхода сумматора 2 будет равен

А„=а +Ь,--а (т.К-1,„=0) и данные записываются в naMATb. по ад- З ресу "K. à0 заштрихованная клетка.

Затем сменяется номер канала. и на выходе сумматора 2 появится адрес . А +o " =Со+ =+5

40 и. данные второго канала запишутся по адресу 2„-, а, и далее, по третьему каналу

А =Ао+Ь --Оо 8 =Од

6 4 щем запуске после опрокидывания триггера 6 состояние счетчика 3 увеличивается на единицу, т,е, текущий адрес станет а . Процесс записи повторяется

1 с новыни адресами: для первого .канала а„, второго — 2, a6, третьего1

3., а Считывание будет проведено К по адресам соответственно: 1, а, 2„, а, 3, а, т. е, данные по второму и третьему каналу будут снова задержаны.

При очередном запуске снова сменится текущий адрес на единицу и весь процесс повторится: запись по адресам а, 21, а>, 3, а : При получении адреса третьего канала в данном ци кле

A =a,. 1 = .+ 8 =aо т,е, на выходе сумматора появляется переполнение, которое не учитывается и запись производится в, свободную ячейку „, ао

Считнвание в данном цикле гю адсам 1 а> 2к ° а, Зк ау

К данные ro второму и третьему каналам по- прежнему задержи вают ся ..

Аналогичная ситуация наблюдается до адреса а . При текущем адресе а з а пи с ь пр ои з води т ся по адресам:

2к ао, 3к а.$ Считываютcs дан ные по адресам: 1„, а — первый канал без задержки, 2, а - на выходе по-. является задержанная на пять шагов информация второго канала, 3, а .- ° продолжается задержка третьего кана" ла. Таким образом, обеспечена задержка данных второго канала по отношению к первому на заданйое (L =5). число шагов.

Далее, с такта с текущим адрЕсом. а добавиться задержанная на L =3

8 информация по третьему каналу и hpoцесс продолжается непрерывно.. 4$ т-е.. по адресу 3, ао.

Затем устройство перейдет в режим считывания. При этом триггером 6 блок

4 закрывается и- на первый адресный вход блока 1 с сумматора 2 поступит код непосредственно со счетчика 3, Тогда адрес считывания первого канала будет 1К, а0, т е, считывается без задержки (L1=0) информация первого канала, адрес считывания второго канала

$$ будет 21, а0, эта ячейка пуста, т,е. данные втброго канала буду@задержаны, аналогично и для третьего канала адрес считывания .3, ао. При следуюПри переполнении счетчика 3 он возвращается в состояние а0, при этом совмещение данных не нарушается. Действительно, пусть пройден цикл с текущим адресом а и снова установится адрес ад. Тогда запись информации будет проведена как для самого первого цикла, а при считывании в ячей- ке 1, а0 будет информация первого канала, в ячейке 2<, ao - данные втсрого канала, записанные ранее в цикле а$, в ячейке 3К, а - данные, эао писайные ранее в цикле а<, т.е. все ! задержки сохраняются.

Таким образом, предлагаемое устройство обеспечивает регулируемое совмещение информации,,при этом объем управляющего оборудования практически не зависит от числа каналов и диапазона совмещения.

Формула изобретения

Устройство для управления совмещением данных, содержащее блок памяти, датчик величины задержек, weмент ИЛИ, триггер и счетчик, о тл и ч а ю щ е в с я тем, что, с целью повышения надежности и упрощения устройства, в него введены датчик номера. канала, блок вентилей и сум- матор, первый вход которого соеди" нен с выходом счетчика, подключенного входом к первому входу блока вентилей и к первому выходу триггера, 9066 8 второй выход которого через последовательно соединенные элемент ИЛИ, датчик номера канала, датчик величины задержек и блок вентилей соединен со вторым входом сумматора, выход которого подключен к первому адресному входу блока памяти, второй адресный вход которого подключен к первому выходу датчика номера кана>6 ла, второй и третий выходы которого соединены со входами триггера, второй вход элемента ИЛИ является входом запуска устройства.

Источники информации, 1$ принятые во внимание при экспертизе

1. Аппаратура цифровая регистрирующая Н055. Техничесмое описание и инструкция по эксплуатации, ПО

"Виброприбор", Кишинев, 1977. то 2. Авторское свидетельство СССР

Ь 788819, кл.. G 11 С 21/00, 1978 (прототип),.

999066

Фиа Г

Составитель Е.Ворсобина

Редактор Л.Филиппова Техред M.Гергель Корректор M.Шароши

Заказ 1158/73 Тираж 704 Подпи сное

ВНИИПИ Государственного комитета СССР по делам и зобретени и и от крытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4