Устройство для приема избыточной информации
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
<»i1 00 1 I 4 7 (61) Дополнительное к авт. свид-ву— (22) Заявлено 2411Я1 (21) 3359860/18-24 1 М К з
С,08 О 19/28 с присоединением заявки. ¹â€”
Государственный комитет
СССР по делам изобретений н открытий (23) Приоритет (! УДК621.398 (088.8) Опубликовано 2802,83, Бюллетень № 8
Дата опубликования описания 280283 (72) Автор изобретения
Ю.П. Зубков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМА11ИИ
Изобретение относится к электросвязи, а именно к приемным устройствам дискретных систем связи, использующим составные сигналы с избыточностью, формируемые на основе длинных и сверхдлинных помехоустойчивых кодов.
Известны устройства для приема сообщений, передаваемых сложными сигналами на основе избыточных кодов.
Известно устройство для приема дискретной информации, содержащее блок отсчета сигнала, выход которого соединен с одним иЗ входов блока сравнения, блок памяти, управляющие входы которого подключены к выходам блока опроса, выходы соединены с входами решающего блока, выходы блока пороговых уровней напряжения подключены к другим входам блока сравнения, выходы которого соединены с информационными входами блока памяти 11.
Наиболее близким по технической сущности к предлагаемому является устройство для приема избыточной информации, состоящее из аналогового. демодулятора, вход которого подключен к входу устройства, выход — к входу блока буф рной памяти, первый выход блока буферной памяти соединен с первым входом блока управления выдачей информации, а через пороговый селектор — с первым входом деко.— дера и входом первого блока регистров памяти, выход которого соединен. с первым входом сумматора по модулю два, выход декодера соединен с пер1р вым входом второго блока регистров памяти, первый выход и второй вход которого соединены; соответственно с вторым входом и выходом блока управления выдачей информации, второй выХод второго блока регистров памяти соединен с выходом устройства, вторые выходы блока буферной памя=и через. решающий блок соединены с вторыми входами сумматора по модулю два, выходы .которого соединены с входами третьего бюЖка регистров памяти Ã2 3.
Известное устройство обеспечивает высокую помехоустойчивость приема составных сигналов с избыточностью, реализуя один из способов приема в целом по методу граничной компенсации.
Недостатком известного устройства является низкая оперативность приема сообщений в системах передачи
1ОО11 Л дискретной информации с высококачест венными каналами связи, для которых вероятность искажения элементарного сигнала Р 4 1 ° 10 . Использование составных сигналов с избыточностью н подобных системах без исправления ошибок за счет коррекции первой грубой оценки (двоичные кодовые комбинации на выходе порогового селектора ) обеспечивает достаточно высокую степень достоверности. С другой 1О стороны, операция декодирования (реализуемая в известном устройстве ), т.е. отождествление входной двоичной (для декодера ) кодовой комбинации с выходной разрешенной дво- 15 ичной кодовой комбинацией в случае обработки длинных и сверхдлинных кодов, требует много времени.
Обнаружение ошибок заключается лишь в проверке на четность опреде- ленных проверочных выборок символов и требует столь малых временных затрат, что декодер, обнаруживающий ошибки, может считаться практически безынерционным (он, по существу, 2 являет с я деши фр атором ) .
Б известном устройстве используется лишь декодер, исправляющий ошибки независимо от того, имеется необходимость исправлять их или нет, т.е. при отсутствии ошибок, когда ке имеет смысла задержать выдачу принятого сообщения потребителю, следуег иметь ввиду, что вероятность этих бессмысленных временных затрат велика и определяется вероятностью > ф правильного приема избыточных сигналов при посимвольной обработке, "пр 1-Бэт
Все это снижает оперативность приема сообщений, достоверность при- 4О нимаемой информации (так как при правильно принятом сосбщении оно может быть, искажено иэ-за сбоев в декодере, исправляющем ошибки ), а в дуплексных системах связи и пропускную "..ïîñîáíîñòü каналон связи. Дель изобретения — повышение быстродействия устройства .за счет уменьшения среднего времени принятия решений на основе использования и Д процедуры исправления ошибок только в случае их обнаружения.
ri
Указанная цель достигается тем, что н устройство для приема избыточной информации, содержащее аналоговый демодулятор, вход которого соединен с входом устройства, выходс входом блока буферной памяти, первый выход блока буферной памяти соединен с вхбдом порогового селектора и первым входом формирователя управляющих сигналов, второй вход и выход которого соединены соответственно с первым выходом и первым входом блока регистров памяти, вторые выходы блока буферной памяти 65
1 через решающий блок соединены с первыми входами блока сумматоров по модулю два, второй вход которого соединен с выходом первого регистра памяти, второй регистр памяти, выход которого соединен с первым входом формирователя достоверного со:.: инения, выход которого соединен с вторым входом блока регистров памяти, введены блоки контроля достоверности информации и элемент ИЛИ, выход порогового селектора соединен с ьходом первого блока контроля достоверности информации, первый выход .oт;->рого соединен с нходом первого регистра памяти и нторым входом .1-рмирователя достоверного сообщен,-„>, второй выход первого блока контроля достоверности информации соединен с первым входом элемента ИЛИ, выходы блока сумматоров по модулю два соединены с входами второго блока контроля достоверности информации, первые выходы которого соединены с входами регистра памяти, а второй вь>ход — с вторым входом элемента ИЛИ, второй выход блока регистров памяти соединен с третьим нходом элемента ИЛИ, выход которого соединен с выходом устройства.
Бозможны две ситуации, при которых нецелесообразно затрачивать нремя на исправление ошибок.
Бо-первых, в случае, когда посимвольное решение приводит к разрешенной кодовой комбинации. В данной ситуации факт отсутствия ошибок констатируется внеденным первым блоком обнаружения ошибок.
Во-вторых, при формировании второй грубой оценки составного сигнала (аналогоного ) на выходе блока сумматоров по модулю два образуется двоичная кодовая комбинация, которая также может быть разрешенной кодовой комбинацией. факт отсутствия ошибок в этой двоичной кодовой комбинации констатируется с помощью второго блока обнаружения ошибок.
Следонательно, на .выход устройства может быть выдана разрешенная двоичная кодовая комбинация, сформированная в одном иэ трех каналов: первые дна содержат блоки, обнаруживающие ошибки, а третий — декодер, исправляющий ошибки. Для объединения их по выходу и служит введенный элемент.
На чертеже изображена структурная схема устройства для приема избыточной информации.
Устройство содержит аналоговый демодулятор 1 (аналоговый высокочастотный приемник ); блок 2 буфеоной па», мяти, в который записывается и хра» йится составной сигнал (аналоговый> информация иэ данного блока считывается многократно, т.е. с регене1001147 рацией; пороговый селектор 3 — нелинейныи блок, преобразующий входные элементарные сигналы в выходные двоичные элементарные сигналы (величина порогового уровня напряжения определяется характеристиками канала 5 связи, видом модуляции,. параметрами кода и выставляется оператором вручную); формирователь 4 достоверного сообщения, исправляющий ошибки путем отождествления входной двоичной комбинации с выходной ближайшей разре-: шенной двоичной кодовой комбинацией избыточного кода, блок 5 регистров памяти, формирователь б управляющих сигналов. С его помощью определяется та из двух разрешенных комбинаций, хранящихся в блоке 5 регистров памяти, которая в большей степе10
15 ни соответствует входному избыточному.сигналу. 20
По управляющему сигналу формирователя 6 в блок 5 регистров памяти считывается та или другая разрешенная кодовая комбинация (ее разрешенные символы для разделимых кодов или соответствующая комбинация двоичного полного кода ).
Устройство также содержит первый двоичный регистр 7 памяти, в который записывается и хранится получаемая при посимвольной обработке двоичная кодовая комбинация; решающий блок
8, содержащий, например, генератор линейно изменяющегося напряжения, схемы сравнения, схемы объединения и двоичный регистр (этот блок определяет минимальный разностный сигнал, его номер разряда соответствует номеру единичного разряда в выходной двоичной комбинации данного блока), блок 9 сумматоров по модулю два (в 40 данном блоке осуществляется коррекция двоичной кодовой комбинации, получаемой при посимвольной обработке ); второй двоичный регистр 10 памяти (в нем запоминается и хранится двоич-45 ная кодовая комбинация — результат посимвольной обработки после коррекции до считывания в декодер 4), первый и второй блоки 11 и 12 контроля достоверности информации, обнаруживаю-50 щие ошибки путем проверки на четность заданных выборок символов двоичных комбинаций. Если все проверки на четкость Удовлетворяются, то ошибок нет и данная двоичная кодовая комбинация считается . разрешенной. В противном случае констатируется наличие ошибки.
Устройство также содержит элемент
ИЛИ 13 ..
Устройство для приема избыточной информации работает следующим образом.
Составной сигнал с избыточностью из канала связи поступает в аналого,вый приемник (демодулятор ) 1, где преобразуетсп в выходную совокупность65 раз ностных элементарных сигна.юв
Х = (х, х2, ...х„) (n — количество элементарнйх сигналов в составном избыточном сигнале или -количество двоичных символов в комбинации кода ).
Это аналоговая комбинация Х запоминается в блоке 2 буферной памяти. Далее аналоговые сигналы х. поступают
1 (информация из блока 2 считывается многократно ) на вход порогового селектора 3, который преобразует их в двоичные сигналы — символы (у,-) i — 1,n . Двоичные сигналы у образуют двоичную кодовую комбинацию
У вЂ” (у „, у ...у J которая поступает в блок 11. Если в блоке 11 не будет обнаружено, что в У есть ошибки (т.е. она является разрешенной кодовой комбинацией ), У через элемент
ИЛИ 13 выдается на выход устрой тва, после чего все блоки приводятся в исходное состояние и устройство готово к обработке следующего входного сигнала.
При обнаружении ошибок в комбинации У последняя подается на вход первого двоичного регистра 7, где запоминается, и на вход декодера 4, который отождествляет У с ближайшей разрешенной двоичной кодовой комбинацией У . Комбинация У записывается и хранится в блоке 5 регистров памяти.
Из буферного блока 2 памяти аналоговые разностные сигналы также параллельно считываются в решающий блок 8, в котором определяется наименьший из аналоговых сигналов. На выходе решающего блока формируется двоичная кодовая комбинация, в которой единичный символ находится в разряде с тем же номером, что и наименьший аналоговый символ. Другие (n-1) разрядов — нулевые. После этого из первого двоичного регистра 7 в блок
9 сумматоров по модулю два поступает двоичная кодовая комбинация с единичным весом. Номер единичного разряда соответствует номеру наименьшего разностного сигнала на выходе аналогового демодулятора 1. В блоке
9 сумматоров по модулю два суммируются (в параллельном коде ) двоичная кодовая комбинация единичного веса и поступающая из первого двоичногс регистра 7 кодовая комбинация, являющаяся грубой оценкой составного сиг нала с избыточностью. В результате операции суммирования на выходе блока 9 образуется двоичная кодовая комбинация у„.
Двоичная кодовая комбинация У подается в блок 12 обнаружения ошибок. В блоке 12 комбинация У анализируется на наличие ошибок аналогично анализу в блоке 11. Если их нет, то комбинация У через элемент .ИЛИ 13 выдается на выход устройства после чer О е(сe еГО блоки HPHBQJIRTOЯ
Б и с х Од и О е с 0 с т О я е t t:! (з и и а H t! и B е т с 51 цикл обработки следующегс составноГo сигнала с и3быто (ностью.
Если же ошибки в комбинации У, смеются, То о(а записывается B яче !в
13 1 лн .((с BTOP01 O,ЦВОИЧ НОГО РЕ ИСТра 10. Двоичная кодовая комбинация .:!< 1 >СТрВ 10 ОТЛИЧ2 TCH OT ДBOHrIЕIОй
«с>доной комбинации регистра 7 в од-(«и 53азряде,, номер которого опреде-. !3
3(яется номером единичного разряда
Б Выход((ой двоичной комбинации решаю:(его блока 8.
Сс(ите(1(аясь из регистра 10, комбин:.1((H51 у.t отождестВляется форми130Вате- -, ЛЕ(.(с1,- ИС(!рав>(я(ОщИМ ОШИбКИ, С бЛИжайшей разрешенной двоичной кодовой .<î < 13ttttB: ((<3é У, которая также запиct.tB20Tc>1 и хранится в блоке 8 двои:—
p<:г: с Tpo!i;:амяти, -г
:3 блока 2 буферной памяти Б а>ор.,(и(>овател: 6 поступает точная копия
3< "cc явного сигнала с избыточносf(.ю,, ИЗ б..! (OX 2 8 Cr(>I TÛBBÞTCÿ (С рЕГЕН<3-(2 (лс(й 1 двсис ные разрешенные коцовь(е ксмби((ац-.п у и у 1 . Б <3ормироватле б определяется, какая из двух р;-зре(((ее(с(е(х кодовых комбинаций боль(» с:оответствует сигна> у точной
Оц ь(.<и Х. 3та комбина;ия по управ((,>(я(<>1(еелу сигналу считывается с соотВ0Тс f3уюцеГо рс>гистра блок((83 на .;...:,0„i, стройства через злемент 1ЛИ 13. еские 1 реиму(цеcTБа;(редлагаемо:.: зобретения 10 сра1::1<3((;(ю с
"„с про TОTèiiом 3 2 ключаютc 51 в уменьшении
cpeäHåã0 Вреелени принятия (решений! при обработке; оставн. х сигна> са с избыточностью за счет анализ» кодоЕзых комбинации на каждoM зтапе формирователяя грубых оценок H эбытс>ч И<Ого Л(1 сигнала и исправления Ошибе к т .. ько
Б с:3(устае их обнаружения т . e ..,,быстроЦ.. йотБИЕ УСтРОИСтВа ПОБЬ((>:с(Е-(СЯ, 0>(<И час МЬ(й ПО>>ожи > СЛ(-НЫИ <1>фЕс 1 от испсJlьзования изобретения,. состо
ИТ а ТО;л, (то Ио CPBat- ЕНИЮ С ПРО-ОГипо(H пОББ(ша(т<..я Опе 32".и:(нОсть пр! e—
М2 сообщении,:акоди.>ованных с изби-то (110
КОДаМИ, - таКсжЕ В СИСТ.:1(2õ (!ЕРЕДа дис(<рете(ой! инфОЕ3маlции z Hc>103123 "ю("(х
Бысокока(ествен ые каналы связи.
Ор((еa тировочный; ь(е>грь(сц D умс> ь(>е it(H ape!(Oilè и иe! (cl 11J(51 избь:1 :> Iны><
СИГИ сы!ОБ На, ОСЕ ОБЕ ЦИКЛИс(ЕСКОI 0 КС " да 1 2 7 ), 3 м<3>(,110 <3;Ip д ЛII Ta (, п(3И заданном <ачс(с=ae 1 f л — /М n t.Î При этом предполагалось, что коли. eñ.T:;0 ОПЕРаЦИй ПРИ ИСПРаВЛЕНИИ ОШИt3o;<,-.. вно Й =- (3 Рс>с п. AJt-.."opHTv, реализуемый предлагаеуст1>ойсТВОМ, 11pHL OJLPH J1J.51,"бЕ>сс1>ОТКИ СОСТаВНЫХ СИ 1 Н с(ЛОБ С И 3 ". (<>×— ностью, формируемых на основ<3 3 3((пllhlx и сверхдлинных недвсичных . зб 1ТОЧ НЫХ КОДОВ . Формула изобретения устройсTBG для приема избе(т::(.. (((1((>013маЦии сОДВP>( ВХОДОМ уСТРОАСТВВ ВЫХОД цом блока буферной памяти., ге >В(-: Выход блока буферной памят-l ос-:,."..:" н Входом порогового селекто->2 и liepвым входом формирователя у >ра<> я-,— i1.:их сигналов, второй axo1> H Выход которого соединены соответств=-..-;но с !!ePBL131 БыхОЕ Ом и пе13Бым Вхоцом L>J. 0 ::2 регистров I-амяTH„ BToð >å выходы блокB буферной памяти через решающий блок соединены с первыми входами блока сумматоров по модулю два, второй вход которого соединен с выходо(л :,оpaol o регистра памяти, второй peHстр памяти, выход которого соединен (1е1>1>ь>е(входом формирователя достоВерного сообщени, Выход которого :Оецппен с Вторым нходо"i блока реГист(302 памяти, .; т л и ч а ю щ ее с я тем, что, с целью повышения быстродсйствия Устрсйс Ба, в него В :- еде>Бы блОки коеlтроля ДостоВе13е(ости Н;-"0013(иса(ЕИИ И ЗЛЕ((ЕН 1, 1ЛП ВЬ! ХОД ПО р;>Гово, .>: е (ектсоB с оединен с ВХОдом перво>о блока достоверности информаЦHИ, ПЕРВЬ(й ВЫХОД КОТОРОГО СОЕДИНЕН с ьхс том первого регистра памяти и i0! >} i iixo1, > !4 ф P!HHPCBBTeë5(ДОстО.=:.. рн по сообщенияс второй Выход пер. J.cK B <О нт130Ji>I Дост >=<.13HocTH „;;(3.,! мац,: и соеди не и с (, j ..Б :ьl(4 Б хОдОм :::. †.Та 1 :3(11,„ . >ходы бт(цка суммато1-ÎB по ((ОДУлк3 JBB с>ОСДHHeсlы с ВхОДа (3(Второго блока кс:hTpoëa достоверi 3. (ТИ Е> НфОР! (Bt ИИ, 1(BPBL е БЫХОДЬ1 КОТО>;31 0 . ОСДИН с(Ы С БХО„.„амИ РЕГИСТР 2 .:а (лти а Второй Выход — с Вт01>ь((л Bx0J*,0е (Элемент с(И.(йl, BTopo>I ВыхОД блО— ка pel"Hñòðîa памяти соединен с тс>етьим входом злемен.та ИЛИ, Выход 10Top01" соединен с Выходом устройстИсточники е(нфор(лации, ;:1- Hl(51Tûå Бо Внимание при зкспертизс 1. Авторское caHJJeòeëücòao сссР (5(4?4216, кл. С 08 С 19/28, 1972. 2. Автор"кое свидетельство СССР ::0 заявке М 325088?/18-24, .л. 1 08 C 19/28, 1981 (прототип), 1001147 Тираж 616 Подписное ВНИИПИ Государственного комитета, СССР по делам изобретений и открытий 113035, Иосква, Ж-35, Раушская наб., д. 4/5 Заказ 1401/58 Филиал ППП "Патент", г. Ужгород, ул.,Проектная, 4 Составитель Н. Бочарова Редактор А, Ворович Техред.Л. Пекарь коррек тор N apo 
