Устройство для определения ядер нелинейных объектов
СОЮЭ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
Зыо 0 06 15/20
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
j ь э.9..ii „ : „.;
° - ° -ъю ю =адцщ д цф
К ASTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3297596/18-24 (22) 11. 06. 81 .(46) 30.03.83. Бюл. N 12 (?2) А.А.Яремчук и Ежи Жемойцин (ПНР) (71) Киевскйй. ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (53) 681.3 (088.8) (56) 1.Gyftoponlos E.P, Hooper R.I.
Signals for fransfer functions meas„rement in conlinear systems. "Noise
analysis in nuclear systems"; USAEC
symposium, series 4, TID — 7679 1964, р, 335-345.
2. Бахтиаров, Г.Д., Малинин В.В.
Шкопин В.П. Аналого-цифровые преобразователи. И., "Сов, радио", 1980.
3. Швецкий Б.И. Электронные цифровые приборы. Киев, "Техника", 1981.
4. Аналоговые интегральные схемы.
Под ред. Дж. Конели, И., "Иир", 1977.
5. Алексеенко А.Г., Коломбет Е.А,, Иышляев В..Н. Иорфологический анализ интегральных схем выборки и хранения с оптимальными параметрами. -"Микроэлектроника", 1978, N 4.
6. Беки Дж. Карплюс У,. Теория и применение. гибридных .вычислительных систем. М., "Иир", 1970.
7. Ноорег R.Y. Gyftoponlos E.P "Оп the measurement of characteristic
nernels of à class of conlinear systems. Neutron, Noise, Waves and Pulse
Propagation, USAEe 1967.
8. Каган Б.И. Каневский И.И. Циф,ровые вычислительные машины и систе мы. И., "Энергия", 1974.
9. Патент США .11 4081858, кл. С 06 F 15/42, 1978 (прототип .
„„SU„„1008747 A (54) (57) 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЯДЕР НЕЛИНЕЙНЫХ ОБЪЕКТОВ, содержащее первый блок памяти, информационный вход которого является информационным входом устройства, аналого-цифровой преобразователь, инфор: мационный вход которого соединен с выходом первого блока памяти, блок умножения, первый информационный вход которого соединен с первым выходом аналого-цифрового преобразовате ля, блок управления умножением, первый вход которого соединен с вторым выходом аналого-цифрового преобразователя, а выход соединен с первым управляющим входом блока умножения, а буферный регистр, вход которого соединен с выходом блока умножения, второй блок памяти, первый вход которого .соединен с выходом буферного С» регистра, а выход соединен с вторым информационным входом блока умножения, блок отображения информации,, вход которого подключен к выходу буферного регистра, блок управления, первый выход которого соединен с упра вляющими входами первого блока па- г 1 мяти и аналбго-цифрового преобразователя, второй выход соединен, с вто" рым входом блока управления умножением, а третий выход соединен с управляющим входом буферного регистра и вторым управляющим входом блока, умножения, о т л и ч а ю щ. е с я тем, что, с целью повышения точнос" ти и быстродействия, оно дополнительно содержит генератор псевдослучайных последовательностей, блок генераторов псевдослучайных. последовательностей, блок аналоговых ключей, блок управления генераторами псевдослучаиных !
10087 последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого является информационным выходом устройства, вход соединен с аналоговым выходом генератора псевдослучайных последовательностей, а группа входов соеди" нена с группой выходов блока аналоговых ключей, цифровой выход генератора псевдослучайных последовательностей соединен с входом цифрового формирователя задержки, выход которого соединен с третьим входом блока управления умножением, а адресный выход соединен с вторым входом второго блока памяти, группа цифровых выходов блока генераторов псевдослучайных последовательностей соединена с группой входов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управления умножением, а группа адресных выходов соединена с группой входов второго блока памяти, группа выходов блока управления генераторами псевдослучайных последовательностей соединена с группой управляющих входов блока генератора псевдослучайных последовательностей, группа аналоговых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управления соединен с первой группой управляющих входов блока цифровых формирователей задержки, с . с первой и второй группами входов, блока управления генераторами псевдослучайных последовательностей, с управляющим входом генератора псевдослучайных последовательностей и с первым управляющим входом цифрового формирователя задержки, пятый выход блока управления соединен с второй группой управляющих входов блока цифровых формирователей задержки, шестой выход блока управления соединен с группой управляющих входов блока аналоговых ключей, второй управляющий вход цифрового формирователя задержки подключен ,к третьему выходу блока управле1 ния.
2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что цифровой формирователь задержки содержит блок регистров сдвига., цифровой коммутатор и счетчик адреса, первый выход которого является адресным выходом формирователя, второй выход счетчика адреса соединен с управляющим входом цифрового коммутатора, информационный вход которого соединен с выхо" дом блока регистров сдвига, а выход является выходом формирователя, информационный и управляющий входы блока регистров сдвига являются соответственно входом и первым управляющим входом формирователя, вторым управляющим входом формирователя является вход счетчика адреса.
1.
Изобретение относится к области онтрольно-измерительной техники и ожет быть использовано для измерения импульсных переходных характеригтик (ядер) нелинейных объектов, описываемых при помощи функциональных рядов Вольтерра.
Ф
Известны устройства (1) — (9) .
Известное устройство для определе- 10 ния ядер Вольтера содержит последовательно соединенные генератор псевдослучайной троичной последовательности, объект измерения, множительное устройство и аналоговый интегра- 15 тор, а также две линии задержки, входы которых подключены к выходу гене2 ратора, а выходы - к входам множитель ного устройства 1 1)
К недостаткам известного устройства является длительное время измерения и низкая точность измерения диагональных значений ядер Вольтера.
Наиболее близким по технической сущности является. устройство для определения ядер Винера, содержащее . последовательно соединенные блок выборки и запоминания, подключенный к выходу нелинейного объекта, аналого-цифровой преобразователь, арифметическое устройство, буферный регистр и запоминающее устройство, выход которого подключен к входу ариф метического устройства, кроме того
08747 4
1о !
5 го
4О
5О
Э 10 логическую схему управления арифме- тическим устройством, первый вход которой подключен к выходу аналогоцифрового преобразователя, а второй к выходу цифровой линии задержки, устройство отображения информации, вход которого подключен к буферному регистру, блок управления, соединенный с управляющими входами блока .выборки и запоминания, аналого-цифрового .преобразователя, арифметического устройства, логической схемы управления арифметическим устройст-, вом и буферного регистра t 9 .
Однако известное устройство характеризуется невысокой точностью измерения, длительным временем, измере.ний вследствие больших статистических ошибок измерений, так как в качестве испытательного сигнала используется случайный сигнал. Недостатком известного устройства является также низкая точность измерений диагональных значений ядер.
Цель изобретения — повышение точности и быстродействия.
Поставленная цель достигается тем, что устройство для определения ядер нелинейных объектов, содержа= щее первый блок памяти, информационный вход которого является информационным входом устройства, аналогоцифровой преобразователь, информационный вход которого соединен с выходом первого блока памяти, блок умножения, первый информационный вход которого соединен с .первым выходом аналого-цифрового преобразователя, блок управления умножением, первый вход которого соединен с вторым выходом аналого-цифрового преобразователя, а выход соединен с первым . управляющим входом блока умножения, буферный регистр, вход которого соединен с выходом блока умножения, второй блок памяти, первый вход которого соединен с выходом буферного регистра, а выход соединен с вторым информационным входом блока умножения, блок отображения информации, вход которого подключен к выходу буферного регистра, блок управления, первый выход которого соединен с управляющими входами первого блока . памяти и аналого-цифрового преобразователя, второй выход соединен с вторым входом блока управления умножением, а третий выход соединен с управляоцим входом буферного регист. ра и вторым управляющим входом блока умножения, дополнительно содержит генератор. псевдослучайных последовательностей, блок генераторов псевдослучайных последовательностей, блок аналоговых ключей, блок управления генераторами псевдослучайных последовательностей, цифровой формирователь задержки, блок цифровых формирователей задержки и аналоговый сумматор, выход которого является информационным выходом устройства, вход соединен с аналоговым выходом генератора псее.",ослучайных последовательностей, а группа входов соединена с группой выходов блока аналоговых ключей, цифровой выход генератора псевдослучайных последовательнос тей соединен с входом цифрового формирователя задержки, выход. которого соединен с третьим .входом блока управления умножением, а адресный выход соединен с вторым входом второго блока. памяти, группа цифровых выходов блока генераторов псевдослучайных последовательностей соединена с группой вхо-
1 дов блока цифровых формирователей задержки, группа выходов которого соединена с группой входов блока управления умножением, а группа адрес ных выходов соединена с группой входов второго блока памяти, группа выходов блока управления генераторамч псевдослучайных последовательностей соединена с группой управляющих входов блока генераторов псевдослучайных последовательностей, группа аналого- . вых выходов которого соединена с группой входов блока аналоговых ключей, четвертый выход блока управле" .ния соединен с первой группой управ-. ляющих входов блока цифровых формирователей задержки, с первой и второй группами входов блока управления гене. раторами псевдослучайных последова-. тельностей, с управляющим входом генератора псевдослучайных последовательностей и с первым управляющим входом цифрового формирователя задержки, пятый выход блока управления соединен с второй группой -управляю" щих входов блока цифровых формироваI телей задержки, щестой выход блока управления соединен с группой управлякицих входов блока аналоговых ключей, второй управляющий вход цифрового формирователя задержки подключен к третьему выходу блока управления, 5 10
Кроме того, цифровой формирова. тель задержки содержит блок регистров сдвига, цифровой коммутатор и . счетчик адреса, первый выход которого является адресным выходом формирователя, второй выход счетчика адреса соединен с управляющим входом цифрового коммутатора, информационный вход которого соединен с выходом блока регистров сдвига, а выход является выходом формирователя, информационный и управляющий входы блока регистров сдвига являются соответственно входом и первым управляющим входом формирователя, вторым управляющим входом формирователя является вход счетчика адреса.
На фиг. 1 представлена блок-схема устройства", на фиг. 2 - приведена блок-схема блока управления (схема этого блока аналогична схеме блока управления прототипа 9 1 и техническая реализация подобных блоков достаточно подробно изложена в 1 8 ), на фиг. 3 представлена блок-схема двух. разрядного цифрового формирователя задержки (этому формирователю идентичны как любой из цифровых формирователей задержки блока, так и цифровой формирователь задержки, на фиг. 4 приведена блок-схема, поясняющая принцип реализации блока управления умножением на примере, позволяющем проводить измерения ядер
Вольтерра только первого и второго порядков, техническая реализация таких схем достаточно подробно изложена в 8 !; на фиг, 5 приведена блок-схема блока умножения {техничес. кая реализация таких схем достаточно подробно изложена в 8!, на фиг. 6 приведена блок-схема цифрово" го генератора троичной M-последовательности (такие генераторы пОдробно рассмотрены в F63).
Устройство для определения ядер нелинейных объектов фиг.1) содержит генератор 1 псевдослучайных последовательностей, блок 2 генераторов псевдослучайных последовательностей, блок 3 аналоговых ключей, блок 4 управления генераторами псевдослучай" ных последовательностей, аналоговый сумматор 5, объект 6 измерения, первый блок 7 памяти, аналого-цифровой преобразователь АЦП) 8, блок 9 умножения, блок 10 управления умножением, буферный регистр 11, второй блок
12 памяти, блок 13 отображения ин08747 6 формации, цифровой формирователь 14 задержки, блок 15 цифровых формирователей задержки, блок 16 управления. Группа аналоговых выходов блока
2 генераторов псевдослучайных последовательностей соединен с группой входов блока 3 аналоговых ключей, группа выходов которого вместе с аналоговым выходом генератора 1 псевдослучайных последовательностей соединена соответственно с группой входов и входом аналогового сумматора 5. Выход аналогового сумматора
5 является информационным выходом устройства и подключен к входу объекта 6 измерения, выход которого подключен к информационному входу первого блока 7 памяти. Выход первого блока 7 памяти соединен с инфор20 мационным входом АЦП 8, первый вход которого соединен с первым информационным входом блока 9 умножения, а второй выход соединен с первым входом блока 10 управления умножением.
25. Выход блока 10 управления умножением соединен с первым управляющим входом блока 9 умножения, второй информационный вход которого соединен с выходом второго блока 12 памяти, зв а выход соединен с входом буферного регистра 11. Выход буферного регистра
11 соединен с первым входом второго блока 12 памяти и с входом блока 13 отображения информации. Цифровой вы35 ход генератора 1 псевдослучайных последовательностей соединен с входом цифрового формирователя !4 задержки, выход которого соединен с третьим входом блока 10 управления умножением, а адресный выход соединен с вторым входом второго блока 12 памяти. Группа цифровых выходов блока
2 генераторов псевдослучайных последовательностей соединена с группой входов блока 15 цифровых формирователей задержки, группа выходов которого соединена с группой входов блока 10 управления умножением, а группа адресных выходов соединена с группой входов второго блока 12
Ю
v памяти. Первыи выход блока 16 управления соединен с управляющими входами первогоблока 7 памяти и АЦП
8, второй выход с вторым входом блока 10 управления умножением, третий выход с управляоцим входом буферного регистра 11 и вторыми управляющими входами блока 9 умножения и цифровоо формирователя 14 задержки, четвыходов которого соединена с первой группой входов второго блока 27 совпадения. Выходы второго блока 27 совпадения и второго счетчика 24 подключены к нулевому входу триггера 17.
Двухразрядный цифровой формирователь 14 и 15; задержки Ииг. 3) содержит блок 15 регистоов сдвига,.1 цифровой коммутатор. 15 и счетчик 15 адреса. Вход блока 15„регистров сдвига является входом формирователя а выход соединен с информационным входом цифрового коммутатора 15, выход которого я".ляется выходом фор15 мирователя. Управляющий (Тактовый) вход блока 151 регистров сдвига яв1 ляется первым управляющим входом, формирователя. Вход счетчика 151 адреса является вторым управляющим
20 входом формирователя, первый выход является адресным выходом формирователя, а второй выход соединен с управляющим входом входом цифрово" го коммутатора 15 .
25 В свою очередь, блок 15 регистров сдвига состоит из двух К-разрядных сдвиговых регистров 35 и 36 (где К - число разрядов псевдослучай. ных последовательностей, генерируе5в мых генератором 1 и генераторами блока 2). Информационные входы сдви говых регистро» 35 и 36 образуют вход блока 15", а тактовые входы -.
-1 управляющий (тактовый7 вход этого . же блока. Разрядные выходы сдвиговых регистров 35 и 36 образуют выход блока 15" . Счетчик 15" адреса сос1, 3 тоит из счетчика 37 и дешифратора 38.
Цифровой коммутатор 15 состоит из двух элементов И и двух элементов
ИЛИ 39 и 40, выходы которых образу.ют выход цифрового коммутатора 15".
Счетный вход счетчика 37 является входом счетчика 15 адреса, а разЪ рядные выходы образуют первый выход счетчика 15" адреса и соединены с ъ входами дешифратора 38,. выходы которого .образуют второй выход счетчика
15" адреса.
Блок 10 управления умножением,позволяющий проводить измерения ядер
Вольтерра первого и второго порядков.
{фиг. 4} состоит из элементов И 4152 ИЛИ 53, " 54-57, HE 58. Первые входы элементов И 54 и 55 и вход элемента НЕ 58 образуют первый вход блока 10 управления умножением, вто.рые входы элемента И 50 и элемента
ИЛИ 53 образуют его второй вход, а
1008747 8 вертый выход — с первой группой управляющих входов блока 15 цифровых фк>рмирователей задержки, с первой и второй группами управляющих входов блока 4 управления генераторами псевдослучайных последовательностей, с управляющим входом генератора 1 псевдослучайных последовательностей и первым управляющим входом цифрового формирователя 14 задержки, пятый выход — с второй группой управляющих входов блока 15 цифровых формирователей задержки, а шестой выход - с группой управляющих входов блока 3 аналоговых ключей. Группа выходов блока 4 управления генераторами псевдослучайных последовательностей соединена с группой управляющих входов блока 2 генераторов псевдослучайных последовательностей.
Блок 16 управления (фиг. 2) содержит триггер 17, пусковой вход 18, генератор 19 тактовых импульсов, первый блок 20 совпадения, делитель
21 частоты следования импульсов, регистр 22, первый 23 и второй 24 счетчики, блок 25 формирователей импульсов, блок 26 триггеров, второй блок 27 совпадения, группу входов
28 установки порядка измеряемого ядра, которая является группой входов установки порядка измеряемого ядра устройства, первый 29, второй
30, третий 31, четвертый 32, пятый
33 и шестой 34 выходы. Пусковой вход
18 подключен к единичному входу триггера 17 и является пусковым входом устройства. Единичный выход триггера
17 и выход генератора 19 тактовых импульсов соединены соответственно с первым и вторым входами первого блока 20 совпадения, выход которогс соединен с входом делителя 21 частоты следования импульсов. Вь ход делителя 21 частоты следования импульсов соединен с входом регистра 22, выход которого соединен с входом первого счетчика 23. Каждый из входов группы 28 установки порядка измеряемо го ядра соединен с входом соответствующего 1-го формирователя 25 импульсов (i= 1, 2,..., n, где и число, определяемое максимальным . порядком измеряемых ядер нелинейных объектов) блока 25 формирователей импульсов.
Группа выходов блока 25 формирователей импульсов. соединена с группой входов блока 26 триггеров, группа
1008747 l0 первые входы элементов И 45 и 46 и вторые входы элементов И 47 и 48 образуют третий вход . Первые входы элементов И 49 и 50 образуют первый из группы входов блока 10 управления s умножением, а выходы элементов И 59 и 60 образуют его выход.
Блок 9 умножения (фиг. 5) состоит из элемента НЕ 61, элемента И 62, сумматора 63 по модулю два, сумматора 64 группы сумматоров 65 по модулю два и группы элементов И 66. Входы группы сумматоров 65 по модулю два образуют первый информационный вход блока 9 умножения, а входы сумматора
64 образуют второй информационный вход этого блока. Вход элемента НЕ
61 и входы сумматора 63 по модулю два образуют первый управляющий вход блока 9 умножения. Тактовый вход 20 сумматора 64 является вторым управляющим входом блока 9 умножения, а выходы .сумматора 64 являются выходом этого блока.
Каждый генератор псевдослучайных 25 последовательностей (генератор 1 и любой из генераторов блока 2 ) состоит из последовательно соединенных цифрового генератора 2„ (1,", ) троичной,М-последовательности и цифро-. 30 аналогового преобразователя ЦАП 2
1 1 ). Управляющий вход цифрового гене. ратора троичной М-последовательности является управляющим входом генератора псевдослучайных последовательностей, а выход является цифровым выходом того же генератора. Выход цифроаналогового преобразователр являет" ся аналоговым выходом генератора псевдослучайных последовательностей.
Цифровой генератор троичной М-по" следовательности (фиг. 6) состоит .из двух сдвиговых регистров 67 и
68, шести элементов И 69-74 и двух элеменТов ИЛИ 75-76. Каждая группа 4 элементов (одна элементы И 69-71 и
ИЛИ 75 и другая элементы И 72-74 и
ИЛИ 76) образует сумматоры по модугно три, которые включены в цепи обратной связи сдвиговых регистров
67 и 68.
Блок 4 упра вления гене раторами псев. дослучайных последовательностей состоит из и независимых друг от друга управляющих элементов, каждый из которых в свою очередь состоит из последовательно соединенных счетчика 4, элемента HE
1
4 и блока 4 . совпадения. Вход счет1 чика 4„является первым управляющим входом, а первый вход блока 4 совпадения является вторым управляющим входом управляющего элемента. Выход блока 4" совпадения является выходом .управляющего элемента. Совокупности входов и выходов управляющих эле-: ментов составляют соответствующие группы входов и выходов блока 4 управления генераторами псевдослучайных последовательностей.
Суть измерения ядер Вольтерра Pro порядка где P - порядок нелинейности объекта измерения) в предлагаемом устройстве заключается в подаче на вход объекта измерения суммы
P входных испытательных сигналов и усреднении в течение определенного времени произведения выходного сигнала объекта измерения с P задер. жанными входными испытательными сигналами.
Рассмотрим работу предлагаемого устройства в режиме измерения ядра
Вольтерра второго порядка.
I.
Режим измерения ядра Вольтерра второго порядка задается по входу
28 блока 16 управления установкой в "1" соответствующего триггера блока 26. При этом по сигналу с шестого выхода блока 16 управления открывается соответствующий аналоговый ключ в блоке 3. После поступления сигнала "Пуск" на вход 18 блока
16 управления триггер 17 устанавлива ется в " 1", и тактовые импульсы из блока 16 управления начинают поступать на блокй устройства. На выходе цифрового генератора 1 М-последо вательности появится трехуровневая цифровая периодическая последовательность )X„ $ периода m,,образованная с помощью троичной M-последовательности 1 11 длины m согласно соотношению
Х . =Yäëÿ1ф i m;
1+t fi;
1 с
< где „ — значение сигнала в момент времени 1 А
Ь - период тактовых импульсов.
Первый управляющий элемент блока
4 управления генераторами псевдослучайных последовательностей блокирует поступление каждого m-го тактового импульса на вход соответствующего (первого) цифрового генератора 2
М-последовательности, на выходе кото,рого появляется трехуровневая пери10087 одичес кая цифровая последова тельность Х ) периода m ., сочетающая
m M-последовательностей) согласно
1 2 соотношению ф
-с
X - - = 7. ф (qadi-()для 1 i m ;
1t(rn 1
0 LPw щ-1 где®-операция суммирования по моду
JIo m
Цифровые периодические последовательности) х1 < ) и ) х „ с выходов цифровых генераторов 1 и 2 И-поI следовательностей поступают на входы .
J цифро-аналоговых преобразователей
; соответственно 1 и 2 -, а также г 1
13 на входы цифровых формирователей 14 .и 15" задержки, Сдвиговые регистры
14 1 и 15„", .на сдвигающие входы которых поступают тактовые импульсы периода Д, содержит m/2 ячеек, так
20 что максимальное время задержки составляет m @f2
Аналоговые сигналы с выхода цифроаналоговым преобразователей 1 и 2" подаются на входы аналогового сумма- . 2S тора 5, выходной сигнал которого воздействует на вход объекта 6 измерения.
На вход счетчика 14> адреса из
Ф блока 16 управления подаются такто. вые импульсы с частотой
-2d е
При этом последовательно спрашиваются все ячейки сдвигового регистра 14 . Результаты опроса в виде
1 3S цифрового двухразрядного кода с выхода цифрового коммутатора. 141 поступают на блок 10 управления умножением. Одновременно. блок 16 управления начинает выдавать с тактовой частотой f импульсы опроса второго блока 12 памяти. Адреса опрашиваемых ячеек второго блока 12 памяти формируются в счетчиках 14 и
1 1
Результаты опроса второго блока l2
;.памяти в виде цифрового кода посту пают на второй информационный вход блока 9 умножения.
Через определенный промежуток времени после пуска устройства, 50 численно равного mb/2-, блок 16 уп" равления начинает посылать тактовые импульсы с частотой 1/b, на управляющие (тактовые или синхронизирующие) входы первого блока 7 памяти и аналого-цифрового преобразователя 8.
Совместное действие первого блока 7 памяти и АЦП 8 сводится к преобразованию
47 12 в-течение интервала выборки Ь, выходного сигнала объекта 6 измерения в цифровой сигнал, включая сигнал знака, который подается на -первый вход блока 10 управления умножителем
На.первый информационный вход блока
9 умножения начинает поступать сигнал с выхода аналого"цифрового преобразователя 9, являющийся результатом аналого-цифрового преобраэова" ния текущего сигнала на, выходе объекта 6 измерения. Блок 9 умножения, управляемый сигналами блока 10 управления умножением, выполняет операции сложения, вычитания или пропуска с кодовыми сигналами, поданными на его информационные входы. Выходные сигналы блока,9 умножения поступают через буферный регистр 11 во второй блок 12 памяти.
Через отрезок времени, численно
v 2 равныи уп Ь, после запуска аналогоцифрового преобразователя 8 в соответствующих -ячейках второго блока
12.памяти будет накоплено множество дискретиэированных значений Е ((Ч; ), причем
Z (X„ „) = К 1 (Ь Ы) для
i= 1, 2,..., m/2, где К - коэффициент преобразования предлагаемого устройства в режиме измерения ядра Вольтерра второго порядка, Ь {Ь, - значения ядер Вольтерра вто"
ib) рого порядка для временных ординат (Д., ih. ).
В этот момент времени с пятого выхода блока. 16 управления поступает импульс в счетчик 15". адреса, увеличивая его содержимое на единицу.
Начиная с этого момента в соответствующих ячейках второго блока 12 памяти будет накапливаться множество дискретизированных значений Z(Q ; ) пропорциональных значениям ядер Вольтерра второго порядка во временном сечении (2h, i Ь ).
После подачи в/2 импульсов в счетФ чик 15 адреса, подача всех управляющих имйульсов из блока 16 управления прекращается.
В соответствующих ячейках второго блока 12 памяти хранится множество:,дискретизированных значений
Z (, (;1 )=К аз()д, А) для
1, 2,..., m/2, =1,2,..., m/2.
Результаты измерений, .хранящиеся во втором блоке 12 памяти, параллельно
13 10087 фикчируются в блоке 13 отображения, информации.
Режим измерения ядра Вольтерра, первого порядка (импульсной переходной характеристики первого порядка) задается по входу 28 блока 16 управления. При этом по сигналу с шестого выхода блока 16 управления закрывается блок 3 аналоговых ключей, тем самым прекращая поступление испыта- 10 тельного сигнала с группы аналоговых выходов блока 2 генераторов псевдослучайных последовательностей на вход аналогового сумматора 5.
После команды "Пуск" блок 16 управ-1З ления вырабатывает последовательность управляющих команд, аналогичную слу- чаю измерения ядра второго порядка.
Спустя время, численно равное mh/2 на первый информационный вход блока 20
9 умножения начинает поступать кодовый сигнал с выхода аналого-цифрового преобразователя 8.
В течение интервала выборки на второй информационный вход блока 9 . и ,! умножения поочередно поступает кодо вый сигнал, являющийся результатом последовательного опроса ячеек второго блока 12 памяти, в которых накапли вается информация о значениях измеряемых ядер. Адреса опрашиваемых ячеек второго блока 12 памяти определяются содержимым счетчика 14> адреса.
Блок 9 умножения, управляемый сигналами блока 10 управления умножением, 3S выполняет операции сложения, вычитания или пропуска с кодовыми сигналами, поданными на его два входа. а
Через время, численно равное л Ь после запуска аналого-цифрового преобразователя 8, блок 16 управления
40 пре кращает выда чу всех управляющих . сигналов (единичное состояние счет:чика 23 вызывает срабатывание блока
47
27 совпадения). ячейках второго дится множество значений
z (о,Y„ -) = к„Ь,(14
В соответствующих блока 12 памяти нахо дискретизированных
) для i 1,2...m/2, I где К - коэффициент преобразования предложенного устройства в режиме измерения ядра Вольтерра первого по рядка.
Результаты измерений, хранящиеся во втором блоке 12 памяти параллельно фиксируются в блоке 13 отображения информации.
Предлагаемое устройство по сравнению с прототипом позволяет значительно повысить точность и быстродействие измерений ядер (импульсных переход.;ных характеристик) нелинейных объек тов.
Поскольку в прототипе в качестве генератора испытательных сигналов используется генератор белого шума с ограниченной полосой частот, то ему присущи погрешности иэ-за конечного времени усреднения, что приводит к большим статическим флуктуациям результатов измерений. Предлагаемое же устройство свободно от этого недостатка, так как в нем в качестве источников испытательных сигналов используются генераторы псевдослучайных последовательностей.
При одинаковой суммарной погрешности измерения время измерений при использовании предлагаемого устройства будет в 4 раза меньше по сравнению с временем измерения при использовании прототипа. Это означает, что в четыре раза возрастает производительность измерений.
1008747
>оо8747
Фиг. Г
100874?
fsg
ioo8747
1008747
uw 1t
Фее о 08747
ВНИИПИ Заказ 2340/60 Тираж 704 Подписное
Филиал ППП "Патент", г. Ужгород, ул. Проектная,4
