Гибридное вычислительное устройство

 

!

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3m G 06 Х 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБ ЕТЕНИЙ И ОТН(ЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

3 . 1

® .а д. (21 ) 3309596/18-24 (22) 20.05.81 (46) 15.07.83. Бюл. Р 26 (72) В.С. Любинский и В.П. Синявин (53) 681.34(088 ° 8) (56) 1. Авторское свидетельство СССР

Р 690401, кл. G 06 G. 7/02, G 01 и 19/04, 1976.

2. Авторское свидетельство СССР

9 842600, кл. G 01 R 19/04, 1979.

3. Левидов В.A. и др. Йзмерение скоростей . М., Изд-.во стандартов, 1972, с. 19, рис. 51 (прототип). (54 ) (57 ) ГИБРИДНОЕ ВЫЧИСЛИТЕЛЬНОЕ

УСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенный входом к шине ввода аналогового сигнала, цифровым выходом - к первому входу сумматора и к информационному входу блока памяти, а управляющим выходом — к входу блока управления, соединенного выходами с управляющими входами блока памяти подк,люченного цифровым

I выходом к второму входу сумматора, цифровой выход которого является вы ходом производной сигнала устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет определения минимумов и максимумов входного разнополярного сигнала, в него дополнительно введены элементы И и HJIH, формирователь, SU„;, 19 А импульсов и группа элементов И, вы-" ходы которых являются выходом значения экстремума сигнала устройства, первые входы подключены к выКоду первого элемента ИЛИ, а вторые входы — к цифровому выходу блока памяти, соединенного прямым выходом знакового разряда с первыми входами первого и второго элементов И, а инверсным выходом знакового разряда — с первыми входами третьего и четвертого элементов И, причем первый элемент И подключен вторым входом к второму входу третьего элемента И и к первому выходу формирователя импульсов, а выходом,к первому входу второго элемента I

ИЛИ, соединенного выходом с первым входом первого элемента ИЛИ, а вто- ф/ рым входом — с выходом четвертого элемента И, подключенного вторым входом к второму выходу формирователя импульсов и к второму входу второго элемента И, соединенного выходом с первым входом третьего эле-. мента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход - к второму входу первого элемента ИЛИ, причем Я вход формирователя импульсов соединен с прямым выходом знакового разряда сумматора, а выходы второ- Я

ro и третьего элементов ИЛИ являются выходами сигналов достижения максимума и минимума соответственно.

1029193

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для определения экстремумов и дифференци" рования сигналов, представленных в аналоговой или цифровой форме.

Известно вычислительное устрой ство для определения моментов достижения минимумов и максимумов сигнала, содержащее генератор импульсов, преобразователь аналог - частота, блок управления, элементы И, ИЛИ и НЕ, триггеры, формирователи импульсов, элементы задержки, счетчики и блок сравнения кодов (1$

Недостатком устройства являются ограниченные функциональные возможности, так как оно не позволяет определять экстремумы разнополярного сигнала и не позволяет вычислять производную сигнала.

Известно также вычислительное устройство для определения экстремумов функций, содержащее генератор импульсов, элементы И и ИЛИ, инверторы, триггер, компаратор, счетчики и цифро-аналоговый преобразователь (2).

Недостаткс1м данного устройства также являются ограниченные функциональные возможности.

Наиболее близким к изобретению по технической сущности является гибридное вычислительное устройство, содержащее аналого-цифровой преобразователь, подключенный входом к шине ввода аналогового сигнала, цифровым выходом — к первому входу сумматора и к информационному входу блока памяти, а управляющим выходом — к входу блока управления, соединенного выходами с управляющими входами блока памяти, подключенного цифровым выходом к второму входу сумматора, цифровой выход которого является выходом производной сигнала, а управляющий вход соединен с выходом блока управления. Данное устройство предназначено для вычисления производной входного сигнала и может быть также использовано для фиксации экстремальных значений входного сиг-. нала по моментам равенства нулю те.кущего значения производной (3 .

Однако зто устройство характеризуется ограниченностью своих функциональных возможностей, так как оно не позволяет определять минимумы и максимумы экстремальных значений разнополярного входного сигнала.

Цель изобретения — расширение функциональных возможностей устройства за счет определения минимумов и максимумов входного разнополярно-. го сигнала.

С этой целью в гибридное вычислительное устройство, содержащее аналого-цифровой преобразователь,,подключенный входом к шине ввода аналогового сигнала, цифровым выходом — к первому входу сумматора и к информационному входу блока памяти

Ва управляющим выходом — к входу блока управления, соединенного выходами с управляющими входами блока памяти, подключенного цифровым выходом к второму входу сумматора, цифровой выход которого является выходом производной сигнала устройства, дополнительно введены эле- . менты И и ИЛИ, формирователь импульсон и группа элементов И, выходы которых являются выходом значения экстремума сигнала устройства

I первые входы подключены к выходу первого элемента ИЛИ, а вторые входы — к цифровому выходу блока памяти, соединенного прямым выходом

20 знакового разряда с первыми входами первого. и второго элементов

И, а инверсным выходом знакового разряда — с первыми входами третье го и четвертого элементов И, при25 чем первый элемент И подключен вторым входом к второму входу третьего .элемента И и к первому выходу формирователя импульсов, а выходом— к первому входу второго элемента

ИЛИ, соединенного выходом с первым входом первого элемента ИЛИ, а вторым входом — с выходом четвертого элемента И, подключенного вторым входом к второму выходу формирователя импульсов и к второму входу вто рого элемента И, соединенного выходом с.первым входом третьего,элемента ИЛИ, второй вход которого подключен к выходу третьего элемента. И, а выход - к второму входу

40 первого элемента HJlH, причем нход формирователя импульсов соединен с прямым выходом знакового разряда сумматора, а выходы второго и третьего элементов ИЛИ являются ныхода45 ми сигналов достижения максимума и минимума соответственно.

На фиг. 1 изображена блок-схема гибридного вычислительного устройства; на фиг. 2 - схема формироватеЛЯ ИМПУЛЬ СОВ °

Гибридное вычислительное устройство (фиг. 11 содержит аналого-цифровой преобразователь 1, подключенный входом к шине 2 ввода аналогоаого сигнала, цифрОВым ВыхОдОм к первому входу сумматора 3 и к информационному входу блока 4 памяти, а управляющим выходом — к входу блока 5 управления. Блок 5 соединен выходом с управляющими входами

60 блока 4 памяти, подключенного цифровым выходом к второму нходу сумматора 3, цифровой выход которого является выходом б производной сигнала. Группа 7 элементов И, выходы которых являются выходом 8 значе1029193 ния экстремума сигнала, подключены первыми входами к выходу первого элемента ИЛИ 9, а вторыми входами - к цифровому выходу блока 4 памяти.

Блок 4 соединен пряьым выходом знакового разряда с первыми входами первого 5 и второго элементов И, 10 и 11, а инверсным выходом знакового разряда — с первыми входами третьего и четвертого элементов И 12 и 13. °

Первый элемент И 10 подключен вторым входом к второму входу третьего элемента И 12 и к первому выходу 14 формирователя 15 импу- льсов, а выходом - к первому входу второго элемента ИЛИ 16. Элемент

ИЛИ 16 соединен выходом с первым входом элемента ИЛИ 9, а вторым входом — с выходом четвертого элемента И 13, подключенного вторым входом к второму выходу 17 формирователя 15 импульсов и к второму 20 входу второго элемента И 11. Выход элемента И 11 соединен с первым входом третьего элемента ИЛИ

18, второй вход которого подключен к выходу элемента И 12, а вы- 25 ход - к второму входу элемента

ИЛИ 9. Вход формирователя 15 импульсов соединен с прямым выходом знакового разряда сумматора 3, а выходы второго и третьего элементов щ0

ИЛИ 16 и 18 являются выходами 19 и

20 сигналов достижения максимума и минимума соответственно.

Блок 4 памяти (фиг. 1 )содержит первйй и второй регистры 21 и 22, 35 причем регистр 21 подключен информационным входом к информационному входу блока 4, выходом - к инФормационному входу регистра 22, входом управления записью — к первому управляющему входу блока 4 и к входу управления считыванием регистра 22, а входом управления считыванием - к второму управляющему входу блока 4 и к входу управления записью регистра 22, выход которо- 45 го соединен с цифровым выходом блока 4.

Блок 5 управления (фиг. 1 ) содер-жит делитель 23 частоты с переменным коэффициентом деления и элемент 24 задержки, выходы которых являются выходами блока 5, причем вход элемента 24 задержки соединен с выходом делителя 23, подключенного входом к входу блока 5 °

Формирователь 15 импульсов (фиг.2) содержит восемь элементов И-НЕ

25-32, причем первый, второй и третий элементы И-HE 25, 26 и 27 включены последовательно, входы элемента И-НЕ 25 соединены с вхо- е0 дом формирователя 15, а выход элемента И-НЕ 27 подключен к первому входу четвертого элемента И-НЕ 28 со;диненного вторым входом с входж; формирователя 15, а выходом — б5 с входами пятого элемента И-НЕ 29, выход которого является вторым выходом 17 формирователя 15. Шестой элемент И-HE 30 подключен входами к выходу элемента И-HE 27. а выходом - к первому входу седьмого элемента и-не 31, соединенного вторым входом с выходом элемента И-85

25, а выходом - с входами восьмо- . го элемента И-НЕ 32, выход которого является первым выходом 14 формирователя 15. устройство работает следующим ! образом.

В текущий момент времени, соответствующий окончанию преобразования входного сигнала в код в преобразователе 1, на первый вход сумматора 3 и на информационный вход ° блока 4 памяти с цифрового выхода преобразователя 1 поступает параллельный цифровой код входного сигнала. Одновременно с этим сигнал окончания преобразования с управляющего выхода преобразователя 1 поступает на вход блока 5 управления, По этому сигналу блок 5, в котором делитель 23 используется только при необходимости изменения временного масштаба дифференцирования, сигналом с выхода делителя

23 разрешает запись информации от преобразователя 1 в регистр 21 блока 4 памяти и одновременное считывание информации с регистра

22 блока 4 памяти в сумматор 3.

После этого сигналом с выхода элемента.24.задержки блока 5 управления производится считывание информации из регистра 21 в ре-: гистр .22. Таким образом на сумматор

3 поступает текущая информация из аналого-цифрового преобразователя

1 и информация, выделенная преобразователем 1 в предыдущем такте. На цифровом выходе сумматора 3, работающего в режиме вычитания, получается результат приращения входного сигнала за время, равное или пропорциональное (в случае использования делителя 24 частоты )такту измерения преобразователя 1, т.е. производная входного аналогового сигнала. Для дифференцирования входного сигнала, представ." ленного в цифровой форме, могут быть использованы (фиг. 1 ) шина ЭЗ ввода цифрового сигнала и управляющая шина 34.

Экстремальные значения входного сигнала определяются по моментам .изменения знака производной вход-. .ного сигнала следующим образом.

Пусть входной сигнал положите,льный (в знаковом разряде выходно го кода блока 4 памяти - нуль ).

При изменении знака производной с положительного на отрицательный (в знаковом разряде сумматрра 3

1029193 переход из нуля в единицу ) на втором выходе 17 формирователя импульсов появляется положительный импульс, который через элемент И 13 и элемент ИЛИ 16 поступает на выход 19 сигнала достижения максиму.ма и через элемент ИЛИ 9 - на группу 7 элементов И, разрешая съем мак симального значения входного сигнала с блока 4 памяти..При изменении знака производной с отрицательного на положительный на первом выходе 14 формирователя 15 импульсов появляется положительный импульс. Этот импульс через элемент И

12 и элемент ИЛИ 18 поступает на выход 20 сигнала достижения минимума и через элемент ИЛИ 9 — на группу 7 элементов И, разрешая считывание с блока 4 памяти минимального значения входного сигнала.

Аналогичным образом работает устройство при отрицательном входном сигнале. Входной сигнал прини- . маег максимальное значение (по абсолютной величине )при изменении знака производной с отрицательного на положительный (в знаковом разряде сумматора 3 переход с единицы на нуль ). При этом появляется импульс на первом выходе 14 формирователя 15 импульсов и через элемент И 10 (в знаковом разряде блока 4 памяти — единица ) и элемент

ИЛИ 16 поступает на выход 19 сигнала достижения максимума и через элемент ИЛИ 9 - на группу 7 элементов И, разрешая считывание с блока 4 максимального значения сиг нала. формирователь 15 импульсов работает следующим образом. Если на входе формирователя 15 высокий потенциал (логическая "1" ), тогда на выходах 17 и 14 - низкий потенциал (логический "0" ). При изменении входного сигнала формирователя 15 с единицы.на нуль на выходе элемента И-НЕ 31 появляется импульс, длительность которого определяется временем задержки элементов

И-HE 26, 27 и 30. Элемент И-HE 32 инвертирует полученный импульс, в результате на выходе 14 формирователя формируется положительный импульс. При изменении входного потенциала формирователя 15 с нуля на единицу на выходе элемента

20 И-HE 28 формируется импульс, длит .. . тельность которого определяется суммарной задержкой на элементах

И-HE 25, 26 и 27, и на выходе 17 формирователя появляется положите25 льный импульс.

Таким образом, предлагаемое устройство по сравнению с прототипом обладает более широкими функциональными возможностями за счет определения как минимальных, так и максимальных значений входного разнополярного сигнала. Указанное обстоятельство позволяет расширить область применения устпойства и обуславливает технико-зкономическую эффективность его возможного использования.

1029193

Составитель С. Казинов

Редактор Т. Парфенова Техред С.Мигунова Корректор А, Тяско

Заказ 4983/48 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, Ж-35, Раушская наб., д-475

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4