Устройство синхронизации с дискретным управлением

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„;, 1059688 А

3(59 Н 04 Ь 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ :

Н ABTOPGHOMY (;ВИДЕТЕЛЬСТВЪ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3485163/18-09 (22.) 17.08.82 (46) 07.12.83. Бюл. У 45 (72) В.М. Петухов, М.Г. Косач и Г.П. Бондаренко (53) 621.394.662(088.8) (56 ) 1. Шляпоберский В. И. Основы техники перЕдачи дискретных сообщений. М., "Связь", 1973, с. 275, рис. 5.15.

2. Там же, с. 258, рис. 5.9 (прототип). (54)(57)11 ° УСТРОЙСТВО"СИНХРОНИЗАЦИИ

С ДИСКРЕТНЫМИ УПРАВЛЕНИЕМ, содержащее последовательно соединенные формирователь входных импульсов, фазовый дискриминатор, блок управления и делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый вход формирователя входных импульсов является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьыения помехоустойчивости, в него введены два блока задержки, причем второй выход преобразователя подключен и второму входу формирователя входных импульсов и через пер,вый блок задержки к четвертому входу блока управления, первый вход преобразователя через второй блок эадерж-,щ ки подключен к третьему входу формирователя входных .импульсов.

1059688

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь входных импульсов содержит инвертор, шесть элементов И, два триггера и элемент ИЛИ, при этом первые входы первого и второго элементов И объединены и являются вторьм входом формирователя входных импульсов, первым входом которого является второй вход первого элемента И и инвертора, выход которого подключен к второму входу второго. элемента И, а выходы первого и второго элементов

И подключены к входам первого триггера, первый выход которого подклю1

Изобретение относится к технике передачи дискретных сообщений и может быть использовано при создании устройств обработки дискретных сообщений.

Известно устройство синхронизации содержащее последовательно соединенные входной блок, фазовый дискриминатор, блок переменного коррекционного эффекта, усредняющий элемент„ блок управления и делитель, выходы, которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора подключен к третьему входу блока управления (1) .

Однако указанное устройство обладает низкой помехоустойчивостью.

Наиболее близким к предлагаемому является устройство синхронизации с дискретным управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовый дискриминатор, блок управления и делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый вход формирователя входных импульсов является входом устройст ва (2).

Недостатком известного устройства является низкая помехоустойчивость.

Цель изобретения — повышение помехоустойчивости.

Укаэанная цель достигается тем, что в устройство синхронизации с дискретным управлением, содержащее последовательно соединенные формирователь входных импульсов, фазовыФ дискриминатор, блок управления и чен к первым входам третьего и.шестого элементон И, второй выход первого триггера подключен к первым входам четвертого и пятого элементов И, а выходы третьего и четвертого элементов И подключены к входам второго триггера, выходы которого подключены к вторьм входам пятого и шестого элементов И, выходы которых подключены к входам элемента

ИЛИ, причем объединенные вторые входы третьего и четнертого элементов И являются третьим входом формирователя входных импульсов, выходом которого является выход элемента ИЛИ.

2 делитель частоты, выходы которого подключены к второму и третьему входам фазового дискриминатора, при этом выход задающего генератора через преобразователь подключен к третьему входу блока управления, а первый выход формирователя входных импульсов является входом устройства, введены два блока задержки, причем второй ныход преобразователя подключен к второму входу формирователя входных импульсов и через первый блок задержки к четвертому входу блока управления, первый выход преобразователя через второй блок задержки подключен к третьему входу формирователя входных импульсов.

Кроме того, формирователь входных импульсов содержит инвертор, шесть элементов И, дна триггера и элемент. ИЛИ, при этом первые входы первого и второго элементов И объединены и являются вторым входом формирователя входных импульсов, первым:

2 входом которого является второй вход первого элемента И и инвертора, выход которого подключен к" второму входу второго элемента И, а выходы первого и второго элементов И подклю30 чены к входам первого триггера, первый выход которого подключен к первьм входам третьего и шестого элементов И, второй выход первого триггера подключен к первым входам четвертого

35 и пятого элементов И, а выходы третьего и четвертого элементов И подключены к входам второго триггера, выходы которого подключены к вторым входам пятого и шестого элементов

40 И, выходы котоРых подключены к входам элемента ИЛИ, причем объединенные нторые входы третьего и четвертого элементов И являются третьим

1059688

45 входом формирователя входных импульсов, выходом которого является выход элемента ИЛИ.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 — временные диаграммы, работы устройства.

Устройство синхронизации с дискретным управлением содержит формирователь 1 входных импульсов, фазовый дискриминатор 2, делитель З.частоты, -10 задающий генератор 4, преобразователь 5, блок 6 управления, формирователь 1 входных импульсов содержит инвертор 7, первый и второй .элементы И 8 и 9, первый триггер 10, тре- 15 тий и четвертый элементы И 11 и 12, второй триггер 13, пятый и шестой элементы И 14 и 15, элемент ИЛИ 16, фазовйй дискриминатор 2 содержит элементы И 1? и 18, делитель 3 частоты содержит триггер 19, предварительный делитель 20, первый и второй блоки 21 и 22 задержки, блок 6 управления содержит элемент 23 запрета, элемент И 24, элемент ИЛИ 25.

Устройство работает следующим образом.

Синусоидальное напряжение с задающего генератора с частотой

Х „ = 2К В (фиг. 2 a) поступает на вход преобразователя 5, с двух выходов которого выдаются две импульсные последовательности с периодом Т и длительностью импульсов С сдвинутые друг относительно друга на "/ (фиг. 2 д и Ь J Импульсная 35 последовательность с второго выхода преобразователя 5 (фиг. 2 О ) подается на первые входы первого и второго элементов И 8 и 9, формирова.тель 1 входных импульсов и на первый 40 блок 21 задержки на Г (например, дифференцирующая цепь с инвертором)

С выхода первого блока 21 задержанная импульсная последовательность (Фиг. 2 t) поступает на элемент

"Запрет" 23 блока 6 управления. С первого выхода преобразователя 5 импульсная последовательность (Фиг. 2 S) подается на элемент И 24 блока 6 у равления. а также через 50 второй блок 22 задержки на вторые входы третьего и четвертого элементов И 11 и 12 формирователя 1 входных импульсов (фиг. 2 g)

Таким образом, в устройстве формируются четыре импульсные последо55 вательности с периодом Т и длительностью импульсов C сдвинутые относительно друг друга на С (фиг. 2L)

0,5 Т (фиг. 2 Ь) и 0,5 Т + f (фиг. 2ф.

Формирователь 1 входных импульсов работает следующим образом.

Входной сигнал (фиг. 2е) подается на второй вход первого элемента

И 8, а через инвертор 7 (фиг. 2 ж)— на второй вход второго элемента И 9. 65

На первые входы первого и второго элементов И 8 и 9 поступает с преобразователя 5 импульсная последовательность (фиг. 2б) .. Полученные на их выходе отрезки импульсных последовательностей (фиг. 2 и и )) подаются на входы первого триггера

10, запускаемого первыми импульсами этих отрезков. На выходе первого триггера 10 получается копия входного сигнала (фиг. 2 K u h ) фронты импульсов которой определяются импульсами последовательностей (фиг. 2 8) . Эти копии поступают на первые входы третьего и четвертого элементов .И 11 и 12, на вторые входы которых подаются с второго блока 22 задержки импульсные последовательности (фиг. 2 g), сдвинутые относительно первой (Фиг. 2 о) на

0 5 T+ Г.

Полученные на выходе третьего и четвертого эЛементов И 11 и 12 отрезки импульсных последовательностей (фиг. 2 м и H)подаются на входы второго триггера 13, на выходах которого получается вторая копия входного сигнала (фиг. 2 о и ц ), сдвинутая относительно первой на

0,5 Т + Г . Первая и вторая копии входного сигнала поступают попарно на входы пятого и шестого элементов

И 14 и 15 таким образом, что на пятый элемент И 14 подается первая копия входного сигнала с выхода 0 первого триггера 10 (фиг. 2 h ) и вторая копия с выхода 1 второго триггера 13 .(Фиг. 2 o ), а на шестой элемент И 15 — соответственно с других выходов обоих триггеров 10 и 13 (фиг. 2 K и n).

Таким образом, на выходе пятого и шестого элементов И 14 и 15 получаются стробы переднего и заднего фронтов входного сигнала (фиг. 2 и с), которые суммируются в элементе ИЛИ 16 (фиг. 2 m) и подаются на элементы И 17 и 18 фазового дискриминатора 2.

На входи элемента 23 "Запрет" и элемента И 24 блока 6 управления поступают синхронные фронтовые стробы с фазового дискриминатора 2 и импульсные последовательности с периодом Т и длительностью Q с преобразователя 5 (фиг. 2 4) и первого блока 21 задержки (фиг. 2 ь} . Таким образом, фронтовый строб охватывает и "запрещаемые" и "разрешаемые" импульсы, причем "запрещаемые" импульсы- запаздывают относительно переднего фронта строб на Й, а задний фронт "разрешаемого" импульса совпадает с задним Фронтом строба.

Таким образом, обеспечивмзтся помехоустойчивая работа устройства при любых соотношениях фаз входного сигнала и ВЧ импульса. 1059688

Тираж 677 Подписное

ВНИИПИ Государственнсго комитета СССР по делам изобретений и открытий

113035, Москва, E-35, Раушская наб., д. 4/5

Заказ 9859/59 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель Г.Лерантовнч

Редактор С.Квятковская Техред.И.Над Корректор А, Повх