Устройство для цифровой фильтрации

 

УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ, содержащее сдвиговый регистр , информационный выход которого подключен к информационному входу первого регистра, информационный выход которого является информационным выходом устройства, второй регистр, информационный выход которого соединен ,с информационным входом третьего регистра, блок памяти коэффициентов, адресный вход которого подключен к группе выходов блока постоянной памяти , выход первого разряда которого соединен с управляющим входом сдвигового регистра, информационный вход которого соединен с входами разрядов адреса, кроме первого и второго блока постоянной памяти, и является ниформационным входом устройства, вы-; ход второго разряда блока постоянной памяти соединен с тактовыми входами первого, второго, третьего регистров и тактовым входом сдвигового регистра , отличающееся тем, что, с целью повьппения точности фильтрации , в него введены сумматор-вычитатель и блок анализа, содержащий первую и вторую группь элементов И и элемент ИЛИ, выход которого подключен к входу первого разряда адреса блока постоянной памяти, вход второго разряда адреса котррого подключен к выходу разряда знака сумматоравычитателя , выход разности которого соединен с информационным входом второго регистра, выход разрядов которого подключен к первому входу сумматора-вычитателя , пернмм входам соответствующих элементов И второй группы, вторые инверсные входы которых соединены с вторыми входами соответствующих элементов И первой группы , вторым входом сумматора-вычитатеа К ля и подключены к выходам соответствукйцих разрядов третьего регистра, выходы элементов И первой и второй группы подключены к соответствующим входам элемента ИЛИ, информационный 00 со вход первого регистра соединен с выходом суммы сумматора-вычитателя, i тий вход которого подключен к инСП формационному выходу первого регистра , а четвертый и пятый входы сумматора-вычитателя соединены соответственно с информационным выходом сдвигового регистра и информационным выходом блока памяти коэффициентов.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и ОтнРытий (21) 3553847/18-24 (22) 15.02.83 (46) 30.04.84. Бюл. Ì 16 (72) Е.Н.Колесник, С.И.Лычагин и И,Ю.Константинова (53) 681.32(088.8) (56) l. Авторское свидетельство СССР

У 756413, кл. Н 03 Н 17/04, 1977.

2. Гольденберг Л.М., Левчук Ю.П., Поляк M.Н. Цифровые фильтры. М., "Связь", 1974, с. 1!6-(прототип), (54)(57) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ

ФИЛЬТРАЦИИ, содержащее сдвиговый регистр, информационный выход которого подключен к информационному входу первого регистра, информационный выход которого является информационным выходом устройства, второй регистр, информационный выход которого соеди" нен,с информационным входом третьего регистра, блок памяти коэффициентов, адресный вход которого подключен к группе выходов блока постоянной памяти, выход первого разряда которого соединен с управляющим входом сдвигового регистра, информационный вход которого соединен с входами разрядов адреса, кроме первого и второго блока постоянной памяти, и является информационным входом устройства, выход второго разряда блока постоянной памяти соединен с тактовыми входами первого, второго, третьего регистров и тактовым входом сдвигового регист-

ÄÄSUÄÄ 1089759 A

ЗСЮ Н 03 Н 17 04 ра, о т л и ч а ю щ е е с я тем, что, с целью повышения точности фильтрации, в него введены сумматор-вычитатель и блок анализа, содержащий первую и вторую группь1 элементов И и элемент ИЛИ, выход которого подключен к входу первого разряда адреса блока постоянной памяти, вход второго разряда адреса которого подключен к выходу разряда знака сумматоравычитателя, выход разности которого соединен с информационным входом второго регистра, выход разрядов которого подключен к первому входу сумматора-вычитателя, первым входам соответствующих элементов И второй группы, вторые инверсные входы которых соединены с вторыми входами соответствующих элементов И первой группы, вторым входом сумматора-вычитателя и подключены к выходам соответствующих разрядов третьего регистра, выходы элементов И первой и второй группы подключены к соответствующим входам элемента ИЛИ, информационный вход первого регистра соединен с выходом суммы сумматора-вычитателя,тре|тий вход которого подключен к информационному выходу первого регистра, а четвертый и пятый входы сумматора-вычитателя соединены соот" ветственно с информационным выходом сдвигового регистра и информационным выходом блока памяти коэффициентов.

: Д о7-с;.

Изобретение относится к преобразованию сигналов в цифровых системах автоматического управления, н частности к области обработки сигнала|" передаваемых по цифровым линиям свя-. зи, и может быть использована B ди.намических системах для подавления помехи, характеризующейся фиксирова:— ной частотой изменения и случайной амплитудой.

Известно устройство для цифровой фильтрации, содержащее регистры, блок управления, сумматоры, блок iiaмяти, аналого-цифровой преобразователь и регистр сдвига ) .

Наиболее близким по технической сущности к изобретению является устройство для цифровой фильтрации, с;-.-. держащее три регистра, умнажитель„ накапливающий сумматор, память ка".:ô-: фициентов и блок управления, причем выходы регистров соединены с входами соответствующих умножителей, выходы которых соединены с входами накапли:вающего сумматора 523

Недостатком известнога устройства является вносимый им фазовый сдвиг выходного сигнала по отношению к вха„-,:Вому и неполная фильтрация помех,, т,е,. низкая точность фильтрации, 2(;

Цель изобретения — повышение о -," ности(способности распознавать iioме xu в смеси полезного сигнала:.-.i шума, независимо от соотношения их ча="ò.o i:., и выделять распознанные помехи :-вз л смеси сигнала и шума практи ски беэ искажения амплитудно-фазовой харак-теристики ).

Поставленная цель достигаэт-:.. =, что в устройство. содержащее сдвигов

У1 вый регистр, информационный вь:х:i ; которого подключен к информационном входу первого perHc rpa,. Б-.-(фармацкач-. ный gbtxop goToporo нылiiai c ..ii "iiopма: ционным выходом устройства, втo -.;ой 3 регистр, информационный выход к:,:.ара.-го соединен с информапиа: — л ым входам третьего регистра, блок памчп коэффициентов, адресный вход которого пад=ключен к группе выходов блока Настен;--ной памяти выход первого разряд . ";второго соединен с управпяющиь: входа.::: сдвигового регистра, инфсрмацианвъ"- -. вход которого объедийг-i с входами разрядов адреса, кроме первогс и второго, блока постоянной памяти. и является информационным вхоцам .;. ..- ройства, выход второго разряда r,г;: — .ка постоянной памяти саед шэч с т-.-.-:: талыми входами первого, второго, I"påòüåãî регистров и тактовым входом сдвиговаго регистра, введены сумматор-вычитатель и блок анализа, содержащий первую и вторую группы элементов И и элемент ИЛИ, выход котарага подключен к входу первого разряда адреса блока постоянной памяти, вход второго разряда адреса которого подключен к вьжоду разряда знака сумматора †вычитате, выход разности котарога соединен с информационным входом второго регистра, выход разрядов которого подключен к первому входу сумматора-вычитателя, первым входам соответствующих элементов И второй группы, вторые инверсные входы которых объединены с втарь1мк входами соответствующих элементав И лервай rpyiimû Вторым Вха

«ом сумматора †вычитате и подключень. к выходам соответствующих разрядов третье".î регистра, выходы элементов И первой и второй группы подключены к соответствующим входам элемента ИЛ, информационный вход первого регистра соединен с выходом суммы сумматора-вычитателя, третий вход каторага подключен к информационному выходу первого регистра, а четвертый и пятый входы сумматоравычитателя соединены соответственна с информационным выходом сдвиговога регистра и информационным выходом блока п.=.мяти коэффициентов.

На чертеже представлена функцио -альная схема устройства для цифроBG."".;. филь тpctUNH, Ус-райство содержит сдвигавый регистр 1, (параллельные ) регистры 2-ч, блок 5 анализа, садержаший две группы элементов И„ выходы которых подключены к ьхоцам элемента ИЛИ, блок 6 памяти коэффициентов, сумматор 7, бгак 8 постоянной памяти. На чертеже также обозначено: х — входной сигнал устройства из цифровой линии связи; у "- выходной сигнал устройства; сР1— с;: гнал на выходе регистра 3, равный раэнoc-:.i входного сигнала х и выход:.—:,ага си1 пanà у;.;f> — сигнал на выходе

- :=.ãèñ-.p;.., равный разнастг входного ч выходного сигналов на предыдущем

-a::.=e квантования входного сигнала х; сигнал условия.

1?абата устройства во времени связана с тактовыми импульсами в линии свя:и. ;. одежду двумя тактовыми импуль1089759

3 сами на линии связи блок 8 формирует сигналы, обеспечивающие выполнение алгоритма работы устройства: анализ сигналов на регистрах 1-4 и формирование выходного сигнала у. 5

Устройство работает следующим образом.

По приходу тактового импульса из линии связи входной сигнал х, представляющий собой последовательный 10 код, поступает на сдвиговый регистр

1, где преобразуется в параллельный код и запоминается. Затем блок 8 выдает сигнал, по которому сигнал а „, . вычисленный на предыдущем такте кван- 15 тования входного сигнала, с выхода второго регистра 3 поступает иа вход регистра 4, где и запоминается. Затем блок 8 выдает сигнал на вычисление нового значения о"„ = х — у. Для 20 этого входной сигнал х с выхода сдвигового регистра 1 поступает на вход сумматора 7, на другой вход которого поступает входной сигнал ч с выхода регистра 2. В сумматоре 7 производится вычисление разности о 1= х -М, которая с первого выхода сумматора поступает на вход регистра 3, где и запоминается.

Далее производится анализ сигналов с „ и о и формирование выходного сигнала у в зависимости от их значений, В первую очередь значение сР сравнивается с пороговым значением,й хранящимся в блоке. 6 памяти коэффициентов. Если значение d превьппает пороговое значение 3, фильтрация не производится, и в качестве выходного значение у берется значение входного сигнала х,.Для этого по сиг- налу блока 8 на вход сумматора поступает сигнал с с выхода регистра 3, а на другой вход сумматора по тупает значение а из блока 6 памяти коэффициентов. Сумматор 7 производит вычитание сигналов о „ и д и формирует признак результата, поступающий на адресный вход в блок 8. Следующий сигнал блок 8 формирует в зависимости о1 признака результата: если значение d превысило пороговое значение Ь, формируется сигнал, по которому сигнал х с выхода регистра 1 поступает на регистр 2, а с выхода регистра 2 на выход устройства, и на этом работа устройства заканчивается до прихода следующего тактового импульса из линии связи; если же значение п не превы4 шает порогового значения Ь, формируется сигнал на сравнение значения d с нулем. Для этого сигнал с с выхода регистра 4 поступает на вход сумматора 7, на другой вход которого из блока 6 памяти коэффициентов поступает сигнал, равный нулю.

Сумматор 7 производит вычитание сигналов а„ и нуля и формирует признак результата, поступающий в блок 8, который формирует следующий сигнал в зависимости от признака результата; если значение д равно нулю, работа устройства заканчивается до прихода следующего тактового импульса из линии связи и переопределения выходного значения у не происходит; если значение о > не равно нулю, формируется сигнал на сравнение значения о1 с нулем. Дпя этого сигнал с „ с выхода регистра 3 поступает на вход сумматора, на другой вход которого из блока 6 памяти коэффициентов поступает сигнал, равный нулю. Сумматор 7 производит вычитание сигналов о"„ и нуля и формирует признак результата, поступающий в блок 8. Следующий сигнал формируется в зависимости от признака результата: если значение сФ равно нулю, формируется сигнал, по которому сигнал ч с выхода регистра 1 поступает на регистр 2, а оттуда на выход устройства, и на этом работа устройства заканчивается до прихода следующего так тового импульса из линии связи; если значение Ф не равно нулю, формируется сигнал, по которому производится анализ знаков d и о"2 на совпадение, Для этого с выхода регистра 3 сигнал о поступает на вход блока 5 анализа, на другой вход которого поступает сигнал д2 с выхода регистра

4. Блок 5 анализа представляет собой группы элементов И и элемент ИЛИ, формирующие сигнал т, по закону (а — знак с/, в — sHaK c

2-01AQ Ч сх A g

С выхода блока анализа 5 сигнал поступает на адресный вход в блок 8, который формирует следующий сигнал в зависимости от значения z: :если

z = 1 формируется сигнал, по которому сигнал х с выхода регистра 1 поступает на регистр 2 и на вход устройства, на этом работа устройства заканчивается до следующего тактового импульса; если z = О, формируется

) 089759

Составитель А.Баранов

Редактор П.Макаревич Техред И,Метелева Корректор С.Шекмар

Заказ 2953/55 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1l3035 Москва, Б-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 сигнал на вычисление выходного значения по формуле:

Для этого сигнал х с выхода регистра 1 поступает, на вход сумматора, на другой вход которого поступает сигнал d с выхода регистра 3, а на соответствующий вход — сигнал d" с

2 выхода регистра 4. Сумматор 7 производит суммирование сигналов и полученная сумма поступает с выхода сумматора на вход регистра 2, а с выхода регистра 2 — на выход устройства. На этом работа устройства заканчивается до прихода следующего тактового импульса из линии связи.

Цикл работы устройства обеспечивается программой работы, задаваемой блоком 8 постоянной памяти. Один цикл работы заключается в выполнении следующих операций: запись нового значения х, пересылка сГ в о, вычисление нового значения с, анализ Д"„ и о2, формирование значения у, запись нового значения у.

Таким образом, введение в предлагаемое устройство блока анализа и сумматора, с исключением прн этом умножителя, выгодно отличает, его от прототипа, так как позволяет улучшить точность фильтрации за счет воэможности фильтрации помех, имеющих частотный спектр полезного сигнала.