Устройство для логарифмической обработки двух сигналов
УСТРОЙСТВО ДЛЯ ЛОГАРИФМИЧЕСКОЙ ОБРАБОТКИ ДВУХ СИГНАЛОВ, содержащее первый и второй ключи, информационные входы которых являются входами устройства, а выходы соединены с входами соответствующих зарядно-разрядных RC-цепей, третий и четвертый ключи , информа1щонный вход каждого из которых соединен с выходом соответствующей зарядно-разрядной iiC-цепи, две схемы сравнения, первые входы которых соединены с выходом источника опорного напряжения, соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов , прямой выход которого подключен к управляющим входам первого и второго ключей, а его инверсный выход подключен к управляющим входам третьего и четвертого ключей, отличающееся тем, что, с целью повьш1ения точности, помехоустойчивости и расширения функциональньк возможностей путем формирования как логарифмов отношения двух сигналов, так и логарифмов самих сигналов, а также логарифмов их степеней, в него введены два интегратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, регулируемый источник напряжения , два запоминающих блока, два элемента Ш1И-НЕ, дополнительный элемент И и суммирующий усилитель, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами схем сравнения, а его выход подключен к второму входу элемента И, вторые входы схем сравнения соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напряжения подключен к выходу источника опорного напряжения, соединенному с вхо- j дами задания начальных условий интега раторов, информационные входы которых соединены с выходом регулируемого источника напряжения, прямой выход генератора тактовых импульсов подключен к входам управления заданием начальных условий интеграторов и к первым входам элементов ИЛИ-НЕ, второй вхпд каждого из которых соединен ее ю ел с выходом соответствующей схемы сравнения , а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управляющими входами запоминающих блоков, вход каждого из которых соединен с выходом соответствующего интегратора, выход первого запоминающего блока является аналоговьпу выходом логарифма первого входного сигнала устройства и соединен с неинвертирующим входом суммирующего усилителя, выход второго запоминающего блока является аналоговым выходом логарифма второго входного сигнала устройства и соединен с инвертирующим входом суммирующего уси
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (И) 3250 А (51) С 06 С 7/24
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н A8TOPCHOMV СВИДЕТЕЛЬСТВУ
l3
liiiii_#_ilOlbg ( (21) 3558284/18-24 (22) 28.02.83 (46) 15 ° 07.84. Бюл. 1(р 26 (72) 10 А.Барбар (53) 681.3(088.8) (56) 1. Алексеенко А.Г. и др. Приме.нение прецизионных ИС. M., "Радио и связь", 1981, с. 89, рис.3.12.
2. Зубов В.Г. и Кнышев А.П. Логарифмический аналого-цифровой преобра-. зователь отношения двух сигналов.
"Отбор и передача информации", 1979, Ф 57, с.76 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ЛОГАРИФМИЧЕСКОЙ ОБРАБОТКИ ДВУХ СИГНАЛОВ, содержащее первый и второй ключи, информационные входы которых являются входами устройства, а выходы соединены с входами соответствующих зарядно-разрядных RC-цепей, третий и четвертый ключи, информационный вход каждого из которых соединен с выходом соответствующей зарядно-разрядной КС-цепи, две схемы сравнения, первые входы которых соединены с выходом источника опорного напряжения, c(. диненные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов, прямой выход которого подключен к управляющим входам первого и второго ключей, а его инверсный выход подключен к управляющим входам третьего и четвертого ключей, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности, помехоустойчивости и расширения функциональных возможностей путем формирования как логарифмов отношения двух сигналов, так и логарифмов самих сигналов, а также логарифмов их степеней, в него введены два интегратора, элемент ИСКЛ10ЧАЮЩЕЕ ИЛИ, регулируемый источник напряжения, два запоминающих блока, два элемента ИЛИ-НЕ, дополнительный элемент И и суммирующий усилитель, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами схем сравнения, а его выход подключен к второму входу элемента И, вторые входы схем сравнения соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напряжения подключен к выходу источника опорного напряжения, соединенному с вхо- Ф
Ю дами задания начальных условий интеграторов, информадионные входы которьи (/ соединены с выходом регулируемого источника напряжения, прямой выход С генератора тактовых импульсов подключен к входам управления заданием начальных условий интеграторов и к рр первым входам элементов ИЛИ-НЕ, вто- оа рой вхр д каждого из которых соединен с выходом соответствующей схемы сравнения, а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управляющими входами запоминающйх блоков, вход каждого из которых соединен с выходом соответствующего интегратора, выход первого запоминающего блока является аналоговым выходом логарифма первого входного сигнала устройства и соеди-,Ф нен с неинвертирующим входом суммирующего усилителя, выход второго запоминающего блока является аналоговым выходом логарифма второго входного сигнала устройства и соединен с инвертирующим входом суммирующего уси1103250 лителя, выход которого является аналоговым выходом логарифма отношения входных сигналов устройства, выход
Изобретение относится к измерительной и вычислительной технике и может быть использовано, например, в цветовой пирометрии.
Известны аналоговые устройства, содержащйе в цепи отрицательной обратной связи нелинейный активный логарифмирующий элемент, выполненный на биполярном транзисторе (7 3.
Недостатками данных устройств яв- щ ляются низкая точность, неустойчивость, самовозбуждение.
Наиболее близким по техническому решению к предлагаемому является устройство, содержащее первый и второй ключи, информационные входы которых являются входами устройства, а выходы соединены с входами соответст вующих зарядно-разрядных RC-цепей, третий и четвертый ключи, информационный вход каждого из которых соеди нен с выходом соответствующей зарядно-разрядной RC-цепи, две схемы сравнения, первые входы которых соединены с выходом источника опорного напряжения, соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов, прямой выход которого подключен к управляющим входам первого и второго ключей, а его инверсный выход подключен к уп авляющим входам третьего и четверP
35 того ключей (2 1.
Недостатком такого устройства является низкая точность перекрестного режима работы схем сравнения первого и второго каналов, что приводит так- 40 же к ухудшению помехоустойчивости устройства и возможности ложных срабатываний. Выходная информация имеет только цифровой вид и не отражает логарифмов собственно входных сигналов, 45 что необходимо при применении устройства в пирометрии. каждой схемы сравнения соединен с входом управления режимом работы соответствующего интегратора.
Целью изобретения является повышение точности, помехоустойчивости и расширение функциональных возможностей устройства путем формирования как логарифмов отношения двух сигналов, так и логарифмов самих сигналов, а также логарифмов их степеней.
Поставленная цель достигается тем, что в устройство для логарифмической обработки двух сигналов, содержащее первый и второй ключи, информационные входы которых являются входами устройства, а выходы соединены с входами соответствующих зарядно-разрядных RCцепей, третий и четвертый ключи, информационный вход каждого из которых соединен ° с выходом соответствующей зарядно-разрядной RC-цепи, две схемы сравнения, первые входы которых соединены с выходом источника опорного напряжения, соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов,выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов, прямой выход которого подключен к управляющим входам первого и второго ключей, а его инверсный выход подключен к управляющим входам третьего и четвертого ключей, введены два интегратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, регулируемый источник напряжения, два запоминающих блока, два элемента .ИЛИ-НЕ, дополнительный элемент И и суммирующий усилитель, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами схем сравнения, а его выход подключен к второму входу элемента И, вторые входы схем сравнения соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напряжения подключен к выходу источника опорного напряжения, соединенному с входами задания начальных условий интеграторов, информационные входы которых соединены с выходом ре1103
3 гулируемого источника напряжения, прямой выход генератора тактовых им.пульсов подключен к входам управления заданием начальных условий интеграторов и к первым входам элемен5 тов ИЛИ-НЕ, второй вход каждого из которых соединен с выходом соответствующей схемы сравнения, а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управляющими входами запоминающих .блоков, вход каждого из которых соединен с выходом соответствующего интегратора, выход первого запоминающего блока является аналоговым выходом логарифма первого входного сигнала устройства и соединен с неинвертирующим входом суммирующего усилителя, выход второго запоминающего блока является аналоговым выходом логарифма второго входного сигнала устройства и соединен с инвертирующим входом суммирующего усилителя, выход которого является аналоговым выходомлогарифма отношения входных сигналов устройства, выход каждой схемы сравнения соединен с входом управления режимом работы соответствующего интегратора.
На фиг.1 представлена блок-схема
30 устройства для логарифмической обработки двух сигналов; на фиг.2 — диаграммы, поясняющие работу устройства.
Предлагаемое устройство содержит четыре ключа 1-4, две зарядно-разрядные RC-цепи 5 и 6, две схемы сравнения 7 и 8, источник 9 опорного напряжения, элемент И IO, счетчик 11, блок 12 цифровой индикации, генератор
13 счетных импульсов, генератор 14 тактовых импульсов, два интегратора
15 и 16, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, регулируемый источник напряжения 18, два запоминающих блока 19 и 20, два элемента ИЛИ-НЕ 2.1 и 22, дополнительный элемент И 23, суммирующий усили- 5 тель 24.
Предлагаемое устройство работает следующим образом.
В первом полуцикле замыкаются 50 ключи 1 и 2, при этом зарядно-разрядные RC-цепи 5 и 6 заряжаются до входных напряжений 0„, 02 (фиг.2а,в) .
Во втором полуцикле ключи 1 и 2 размыкаются, а ключи 3 и 4 замыкаются, у подключая зарядно-разрядные RC-цепи
5 и 6 к входам схем сравнения 7 и 8 (фиг.2б). Начинается разряд зарядно250 4 разрядных RC-цепей, напряжения на них имеют вид: .U =0 ехр (-
0 02 >p(-<(R C ) (2) где t — время с начала второго полуцикла;
Р1,С1,Р, С2- параметры соответствующ х зарядно-разрядных РС-цепей.
В момент времени 1 срабатывает схе2 ма сравнения 8 второго канала (рассмотрен случай, когда 01 ) 0,фиг . 2д
В момент времени 1 срабатывает cxel ма сравнения 7 первого канала (фиг.2г) .
Длительности временных интервалов на выходах соответственно первой и второй схем сравнения:
-„ „0 (0, (3) 4 = 0 0 /О где 0 — опорное напряжение на выходе источника 9 опорного напряжения.
На выходе элемента 17 ИСКЛЮЧАЮЩЕЕ
ИЛИ длительность интервала 44 равна (фиг.2е).
I д = -+ =Ь 0 tu- Ь0 ju . (5)
1 2 1 1 О 2 2 О
Если ь = ъ, то d+= tn 0 /О (ь) В счетчике 11 записывается число (Т) < = fî 0,(02 где f — частота импульсов генератора о
13 счетных импульсов.
Это число N отображается в блоке
12 цифровой индикации, причем при т=1 Н=Ь 0 /0 . (а) о 1(2
Выделение аналоговых напряжений, пропорциональных логарифмам напряжений входных сигналов, производится с помощью интеграторов 15 и 16, запоминающих блоков 19 и 20, элементов 21, 22 и 23 управления запоминающими блоками и суммирующего усилителя 24 следующим образом. Интеграторы 15 и
16, являясь идентичными, могут быть реализованы по-разному.
В предлагаемом устройстве входы задания начальных условий интеграторов 15 и 16 подключены к выходу источника 9 опорного напряжения, напряжение которого равно Ll, а входы уп1103250
2ин
R ЕПОО
1ин (121 40 ий и (II6,„gag равления заданием начальных условий интеграторов подключены к прямому выходу генератора 14 тактовых импульсов. Следовательно, в первом полутакте происходит задание начальных усло- 5 вий интеграторов, и напряжение на выходе интеграторов принимает вид
R и 2 н (9)
56IX HH 0 R .1ин . 10
Входы управления режимом работы интеграторов подключены к выходам соответствующих схем сравнения 7 и 8.
Следовательно, режим интегрирования производится за время t< или t2 ° 15 пропорциональное логарифму соответст вующего входного сигнала (фиг.2г,д) .
В момент прекращения интегрирования и перехода интегратора в режим хранения напряжение на выходе первого интегра- 20 тора с учетом выражений (5) и (6) равно
2ин (21
R 1
56I< ин 0 R Вхин R ° (;
1НН ИН ИН ИН
2 ин (21 °,(2! „
1ин ин ин ( е.u,, (1О) ин ин
Соответственно, напряжение на выходе второго интегратора равно
2иН (2) Г
В6|х в R Vвх q I 1 (1 +
1ИН ИН ИЙ ИН
+"Вх а С Еп "o
g1 (11 ) ин ин 35
Из анализа выражений (10) и (11) следует, что при выполнении условий где — постоянная вРемени зарядно- 45 разрядных RC-цепей 5-6;
U — напряжение на информационных (21
ВХ иН входах интеграторов (на выходе регулируемого источника напряжения 18) .
Напряжение на выходе первого интегратора принимает вид
"вь х = -Lr Еп 0 (и) инд о 1 и, соотве гственно, для второго интегратора
Условие (12) выполняется при подборе номиналов соответствующих элементов интеграторов и при настройке предлагаемого устройства, а условие (13) — в процессе настройки всего устройства регулированием коэффициента передачи регулируемого источника напряжения 18, который представляет собой, например, неинвертирующий усилитель, к входу которого приложено напряжение Uo, а коэффициент передачи определяется из выражения (13).
Временные диаграммы, поясняющие работу первого и второго интеграторов, приведены на фиг.2 ж и з соответственно. Причем на фут .2 отображеЪ ны два случая: в первом такте входное напряжение первого канала больше, а во втором такте меньше входного напряжения второго канала. Запоминающие блоки 19 и 20 являются идентичными.
В предлагаемом устройстве (фиг.1) информационный вход запоминающих блоков 19 и 20 подключен к выходу соответствующего интегратора 15 или 16, а входы управления подключены к выходу элемента И 23.
Элемент ИЛИ-НЕ 21 первого канала вырабатывает на своем выходе импульс (фиг.2и), длительность и фаза которого соответствуют режиму хранения первым интегратором 15 напряжения, величина которого определяется из выражения (14) .
Аналогично выходной импульс второ- го элемента ИЛИ-НЕ 22 (фиг.2к) соответствует режиму хранения вторым интегратором 16 напряжения (15).
Элемент И 23 представляет собой схему совпадения, которая выделяет импульс, соответствующий наименьшему времени хранения интеграторами 15 и
16 (фиг.2л), поступающий на входы управления запоминающих блоков 19 и 20. Это обеспечивает синхронную. работу запоминающих блоков, что являет,ся необходимым в случае изменения по амплитуде входных напряжений V„„(j2
Напряжение на выходе первого. запоминающего блока 19 имеет вид
S6IX з = 11032SO 5 5 Временные диаграммы выходных напряжений запоминающих блоков 19 и 20 представлены на фиг.2м. Напряжение на выходе суммирующего усилителя 24 имеет вид 0 O„,„= OOO„-O.O2 =Oo U /U,, 4 81 .Е Причем полярность выходного напряжения суммирующего усилителя 24 {фиг.2н) указывает на соотношение входных напряжений U u U и может 1 служить индикатором знака логарифма отношения входных сигналов. При U )О 2 это напряжение положительно, а при U„(0 z — отрицательно. ! Таким образом, повышение помехозащищенности и точности обусловлено тем, что в предлагаемом устройстве реализуется независимый, неперекрестный параллельный режим преобраэования20 входных сигналов во временной логарифмический, при котором первый сигнал подвергается логарифмическому преобразованию только в первом канале,а второй — только во втором канале.20 Расширение функциональных возможностей устройства достигается в результате того, что помимо Rn U I U в 2 цифровом виде получают: в аналоговом вид; Р U„на выходе первого запоминающего блока, в аналоговом виде tnU> на выходе второго запоминающего блока, в аналоговом виде 6п UÄ /U на выходе сумматора. Изменяя коэффициенты передачи сум" мирующего усилителя в п и п раз, получают в аналоговом виде Ь0"(Li . 1 2 Кроме того, аналоговый выходной сигнал как собственно логарифмов,так и логарифма отношения реализуется цифровым способом. Наличие н а выходах запоминающих блоков аналоговых логарифмов входных сигналов существенно расширяет функциональные воэможности предлагаемого устройства, при этом также легко выделяются логарифмы степеней входных сигналов и логарифмы отношения степеней входных сигналов, что очень важно при создании спектральных пирометров, работающих по принципу объективной пирометрни. Составитель Н.Зайцев Редактор Л.Веселовская Техред Ж.Кастелевич Корректор А.Тяско Заказ 5030/38 Тираж 699. Подписное ВНИИЛИ Государствейного комитета СССР по делам изобретений и открытий 11.3035, Москва, Ж-35, Раушская наб, д.4/5 Филиал ППП "Патент", r.Óæãîðîä, ул,Проектная, 4