Устройство сжатия факсимильных сигналов

 

1. УСТРОЙСТВО СЖАТИЯ ФАК-СИМИЛЬНЫХ СИГНАЛОВ, содержащее дискретизатор, вход которого соединен с выходом источника фасимильных сигналов , блок сокращения избыточности по строкам, блок сокращения избыточности по столбцам, последовательно соединенные блок памяти и кодер, отличающееся тем, что, с целью сокращения времени обработки информации , информационный вход блока сокращения избыточности по строкам подключен к выходу дискретизатора, а выход - к информационному входу блока сокращения избыточности по столбцам , выход которого соединен.с входом блока памяти. 2. Устройство поп, 1, отличающееся тем, что блок сокращения избыточности по строкам содержит N буферных регистров, входы каждого из которых соединены с соответствующими выходами распределителя импульсов входных сигналов, вход которого является информационным входом блока сокращения избыточности по строкам , N коммутаторов, каждый из которых состоит из 2N ключей, информационные входы каждого из которых соединены с выходами соответствующих буферных регистров, управляющие вхо .ды нечетных ключей каждого коммутатора объединены и подключены к неинвертированному выходу преобразователя сигналов, управляющие входы четных ключей объединены и подключены к инвертированному выходу преобразователя сигналов, вход которого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены через распределитель импульсов выходных сигналов к входу сумматора, выход которого является выходом б;гока сокращения избыточности по строкам. 3. Устройство по п. 1, отличающееся тем, что блок сокращения избыточности по столбцам содержит распределитель импульсов входных сигналов, ВХОД которого являет- tg ся информационным входом блока сокрасл с: щения избыточности по столбцам, N буферных регистров, вход каждого из которых через соответствующий запоминающий блок подключен к соответствующему выходу распределителя импульсов входных сигнашов, N коммутаторов , каждый из которых состоит из 2 Л/ ключей,информационные входы каждого из которых соединены с выходами соответствующих буферных регистров, управляющие входы нечетных ключей каж дого коммутатора объединены и подклюсо чены к неинвертированному выходу преОО СО образователя сигналов, управляющие входы четных ключей объединены и подключены к инвертированному выходу преобразователя сигналов, вход которого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены к входам распределителя импульсов выходных сигналов, выход которого через сумматор соединен с входом амплитудного селектора,выход которого является выходом блока сокращения избыточности по столбцам.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5D Н 04 N7.,12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2873859/18-09, (22) 14.01..80 (46) 07.08.84. Бюл. Р 29 (72) Б.И.Киселев и Т,A.Çèíîâüåâà (53) 621.397 (088.8) (56) 1. Свириденко В.Л. Анализ систем со сжатием данных М., Связь, 1977, с. 120.

2. Авторское свидетельство СССР

Р 485489, кл. G 08 С 19/28, 1975 (прототип) . (54)(57) 1. УСТРОЙСТВО СЖАТИЯ ФАКСИМИЛЬНЫХ СИГНАЛОВ, содержащее дйскретиэатор, вход которого соединен с выходом источника фасимильных сигналов, блок сокращения избыточности по строкам, блок сокращения избыточности по столбцам, последовательно соединенные блок памяти и кодер, о т л ич а ю щ е е с ятем, что, с целью сокращения времени обработки информации, информационный вход блока сокращения избыточности по строкам подключен к выходу дискретизатора, а выход — к информационному входу блока сокращения избыточности по столб.цам, выход которого соединен с входом блока памяти.

2. Устройство по и, 1, о т л и ч а ю щ е е с я тем, что блок сокращения избыточности по строкам содержит N буферных регистров, входы каждого иэ которых соединены с соответствующими выходами распределителя импульсов входных сигналов, вход которого является информационным входом блока сокращения избыточности по строкам, N коммутаторов, каждый из которых состоит из 2N ключей, информационные входы каждого из которых соединены с выходами соответствующих буферных регистров, управляющие вхо..ды нечетных ключей каждого коммутато„„au„„11О7339. А ра объединены и подключены к неинвертированному выходу преобразователя сигналов, управляющие входы четных ключей объединены и подключены к инвертированному выходу преобразователя сигналов, вход которого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены через распределитель импульсов выходных сигналов к входу сумматора, выход которого является выходом блока сокращения избыточности по строкам.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок сокращения избыточности по столбцам содержит распределитель импульсов входных сигналов, .вход которого являет- цр

Я ся информационным входом блока сокращения избыточности по столбцам, N буферных регистров, вход каждого из которых терев соответствующий вспоминающий блок подключен к соответствующему выходу распределителя импульсов входных сигналов, N коммутаторов каждый из которых состоит из2 Ю ключей, информационные входы каждо- май го из которых соединеныc выходами соответствующих буферных регистров, управляющие входы нечетных ключей каж дого коммутатора объединены и подклю- QQ чены к неинвертированному выходу преобразователя сигналов, управляющие CA входы четных ключей объединены и под- Я ключены к инвертированному выходу пре- образователя сигналов, вход которого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены к входам распределителя импульсов выходных сигналов, выход кото-й рого через сумматор соединен с входом амплитудного селектора, выход которого является выходом блока сокраще" ния избыточности по столбцам.

110 7339

Изобретение относится к технике обработки, формирования и передачи сигналов изображения„

Изнестно устройство сжатия факсимильных сигналов, основанное на двухступенчатом преобразовании сигналов, содержащее блоки сокращения избыточности по строкам и по столбцам, в первом из которых используется ортогональное преобразование, требующее

N операций и 2N log2NI где N — число элементов в строке (столбце) матрицы Адамара, при быстром преобразовании Адамара, а но втором используются преобразования на основе апертурных алгоритмов f1 ), Это устройство обладает большой сложностью, обусловленной значительным числом операций в первой ступени преобразонания, и ограниченными возможностями по качеству обработки передаваемых сигналов. 20

Наиболее близким к изобретению IIo технической сущности является устройство сжатия факсимильных сиги алов, содержащее дискретизатор, вход которого соединен с выходом источника факсимильных сигналов, а вы."од — c входом ан алого-ци фрово го преобра зов ателя, блоки сокращения избыточности по строкам и по столбцам, нходы кото. рых объединены с нходом элемента запрета и подключены к выходу аналогоцифрового преобразователя, выход блока сокращения избыточности по строкам через генератор адресной информации подключен к первому входу сумматора, выход блока сокращения избыточности по столбцам через управляющий элемент — к второму элементу запрета, ныход которого подключен через сумматор к входу блока памяти, выход которого соединен с входом кодера (21.40

Недостатком известного устройства является значительное нремя, затрачиваемое на обработку информации, при реализации алгоритма ортогонального преобразования с матрицами, произ- 45 водящими N вычислительных операций на каждый фрагмент из NxN элементов сообщения. Кроме того, при использовании быстрых преобразований Адамара в составе устройства необходимо иметь запоминающие блоки большой емкости на весь обьем передаваемого соо бше ни я.

Целью изобретения является сокращение вРемени обраб >тк1 информации.

Эта цель достигается тем, что в устройство сжатия факсимильных сигналов, содержагцее дискретизатор, вход которого соединен с ныходом источника факсимильных сигналов, блок сокращения избыточности по строкам, блок сокращения избыточности по столбцам, последовательно соединенные блок памяти и кодер, информационные вход блока сокращения из быточности по строкам подключен к выходу дискретизато-. 65 ра, а выход — к информационному входу блока сокращения избыточности по столбцам, выход которого соедин ен с входом блока памяти.

Кроме того, блок сокращения из быточности по строкам содержит N буферных регистров, входы каждого из которых соединены с соответствующими выходами распределителя импульсон входных сигналов, вход которого является информационным входом блока сокращения избыточности по строкам, N коммутаторов, каждый из которых состоит из 2N ключей, информационные входы каждого из которых соединены с выходами соответствующих буферных регистров, управляющие входы нечетных ключей каждого коммутатора объединены и подключены к неиннертированному выходу преобразователя сигналов, упранляющие входы четных ключей объединены и подключены к инвертированному выходу преобразователя сигналов, вход которого соединен с выходом генератора фун кций Уолша, а выходы коммутаторов подключены через распределитель импульсов выходных сигналов к входу сумматора, выход которого янляется выходом блока сокращения избыточности по строкам.

При.этом блок сокращения избыточности по столбцам содержит распределитель импульсов входных сигналов,, вход которого является информационным входом блока сокращения избыточности по столбцам, N буферных регистров, вход каждого из которых через соответствующий запогинаюший блок подключен к соответствующему выходу распределителя импульсов входных сиги алов, N коммутаторов, каждый из которых состоит из 2N ключей, информаци— онные входы каждого из которых соединены с ныходами соответствующих буферных регистров, управляющие входы нечетных ключей каждого коммутатора объединены и подключены к неиннертированному выходу преобразователя сигналов, управляющие входы четных ключей объединены и подключены к иннертированному выходу преобразователя сигналов, вход которого соединен с выходом генератора функций Уолша, а выходы коммутаторов подключены к входам распределителя импульсов выходных сигналов, выход которого через сумматор соединен с нходом амплитудного селектора, выход которого является выходом блока сокрашения избы- . точности по столбцам.

На чертеже представлена структур- ная электрическая схема устройства сжатия факсимильных сигналов.

Устройство сжатия факсимильных сиг налов содержит источник 1 факсимильных сигналов, дискретизатор 2, блок

3 сокращения избыточности по строка блок 4 сокрашения избыточности по

1107339 столбцам, генератор 5 тактовых импульсов, блок 6 памяти и кодер 7.

Блок 3 сокращения избыточности по строкам состоит из распределителя 8 импульсоэ входных сигналов, буферных регистров 9-1 — 9-N, коммутаторов 5

10- 1 - 10-N каждый из которых содержит ключи 10-1-1 — 10-1-2N, 10-2-110-2-2N,. 10-N-1 — 10-N-2N а также из блока 11 управления, генератора

12 функций Уолша, преобразователя 13 сигнала, распределителя 14 импульсов выходных сигналов и сумматор 15;

Блок 4 сокращения избыточности по столбцам состоит из распределителя

l6 импульсов входных сигналов запоР

15 минающих блоков 17-1-17 N буферных регистров 18-1 — 18-N, коммутаторов

19-1 - 19-N, каждый из которых содержит ключи 19-1-1 — 19-1-2N, 19-2 — 119-2-2N,, 19-Итl — 19-N-2N, а также из блока 20 управления, генератора 20

21 функций Уолша, преобразователя 22 сигнала, распределителя 23 импульсов выходных сигналов, сумматора 24 и амплитудного селектора 25.

Устройство работает следующим об- 25 разом.

Факсимильный сигнал с выхода источника 1 подается на вход дискретизатора 2, с выхода которого в виде дискретной последовательности, им- 30 пульсы поступают на вход распределителя 8, формирующего участки строк, каждый из которых в дальнейшем подвергается преобразованию по Адамару.

К каждому из выходов распределителя 35

8 подключен буферный регистр 9-»(i=

1,.. °,N), рассчитанный на запись одного участка строки в N элементов.

По сигналам, поступающим с выхода блока 11 управления, производится од-4р новременное считывание с буферных регистров 9-i всех посылок преобразуемого участка строки на коммутатор

10-1, подключенный к буферным регистрам 9-i. При этом к каждой ячейке буферного регистра 9.-1 подключаются по два ключа, например 10-N — N — 1 и

10 — N-N, которые управляются от генератора 12 функций Уолша. Сигналы с генератора 12 поступают через преобразователь 13 сигналоэ, на выходе ко- 50 торого они получаются в виде неинэертированной и инвертированной двоичных последовательностей. Сигналы неинвертированной последовательности управляют нечетными ключами 10-N-1, 55

10-N-3 и т.д., на выходе которых должны получаться сигналы типа +1, а сигналы инвертированной последовательности — четными ключами 10 — И вЂ” 2, 10-N-4 и т . д., на выходах которых 60 должны быть сигналы типа -1, выходы ключей 10-N-i через распределитель ь 1 4 подключают с я к сумматору

15, выполненному, например, в виде реверсивного счетчика. Результат Ум 65 мирования в зависимости от соотношения +l и -l на входе сумматора 15 будет выдаваться на вход распре делителя 16 ° При этом с генератора

12 на обработку одного участка строки, находящего=я в буферном регистре 9.-1, выдается N отрезков сигналов функций Уолша. Для обеспечения обработки одного. Участка строки его сигналы за время одного цикла считываются с буферного регистра 9-i на ключи 10-N-i в N раз.

3а счет параллельной обработки эле ментов необходимое количество. операций равно N

Выходы распределителя 16 подключены к входам запоминающих блоков 17-i (i = 1,...,N) емкостью íà N сигналов преобразованных участков строк передаваемого сообщения. Запись сигналов участка строки в запоминающий блок 17-i осуществляется последовательно. Поэтому после заполнения всех вертикальных дорожек по сигналу.,с блока 20 управления производится считывание в буФерные регистры 18-i параллельно всех одноименных элементов разных участков строк. Тем самым осуществляется формирование новых участков для сокращения избыточности сообщения в направлении, перпендикулярном его

c iðo÷Hoé развертке. К выходу каждого

"уферного регистра 18-i подключены оммутаторы 19-i аналогично тому, как в блоке 3, управление ключами

19 — 1-1 — 19 — 1-2i ° ° ° ф 19-N-1 — 19-N2И осуществляется от генератора 21 функцйй Уолша через преобра.,ователь

22 сигнала неинвертированным и инвертированным сигналами.

B запоминающем блохе 17-i, подключенном к i-му выходу распределителя 16, может находиться N преобразованных.сигналов участков из N элементов, а для преобразования вновь формируемых участков, каждый из которых также состоит из N одноименных элементов разных строк, генератор 21 должен выдать N двоичных последовательностей функций Уолша.

Си r н алы с выходо в ключ ей 19 — 1-1

19 — 1-2N,..., 19-N-1 — 19-Ь-2N поступают через распределитель 23 э сумматор 24, аналогичный по выполнению сумматору 15. Результат суммирования в зависимости от соотношения положительных и отрн1ательных значений входных чисел выдается на ампли— тудный селектор 25 с целью устранения избыточности и осуществления сжатия его.

К выходу амплитудного селектора

25 подключен вход блока 6 памяти, обеспечивающий выдачу информации в канал связи через кодер 7 с постоянной скоростью.

1107339.

-гн и-гн

"гн-1

ВНИИХИ Заказ 5779/45 Тираж 635 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Управление распределителями 8 и

16, 14 и 23 осуществляется генерато ром 5, который управляется фаэовым сигналом источника 1 факсимильных сиг налов.

Порядок работы распределителей

8, 14, 16 и 23 следующий.

Распределитель 8 разделяет сигналы каждой строки развертки факсимильного аппарата на отдельные участки для последующего преобразования по Адама-"0 ру. Распределитель 14 обеспечивает использование сумматора 15 поочередно для завершения преобразования каждого иэ участков сигнала, на которые ,разделяется каждая строка развертки 15 изображения.

Распределитель 16 обеспечивает прохождение в соответствующий запоминающий блок 17-i только одноименных преобразованных участков строк. Так как 20 из преобразованных сиг налов, находящих. ся в запоминающих блоках 17-1 — 17-N должны формироваться новые участки сигнала для второго преобразования, то количество записываемых преобразованных участков строк должно быть равно числу элементов во вновь формируемом участке N. Поэтому время нахождения сигналов информации в запоминающем блоке 17-i равно времени развертки N строк передаваемого сообщения.

Распределитель 23 обеспечивает поочередную выдачу дважды преобразованных сигналов для подавления точек сла быми сигналами °

Таким образом, в предлагаемом устройстве сжатия факсимильных сигналов уменьшается число необходимых операций при обычных и быстрых преобразованиях Адамара соответственно в N и в 2N Ход И раз, что приводит к co- i кращению времени .обработки инфсрмации .