Устройство для регистрации информации

 

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ, содержащее коммутатор, входы которого соединены с блоком сопряжения и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы - с первым регистром и одним входом сумматора , другие входы которого подключены к первому блоку памяти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнения, первый счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком памяти, второй счетчик, вход которого подключен к датчику сигналов числа каналов , а выход соединен с распределителем импульсов, подключенном к генератору синхросигналов, к одному входу усилителей и преобразователю кода, выход которого соединен с другим входом усилителей, выходы которых подключены к перфоратору, соединенному с распределителем импульсов, второй регистр, одни входы которого соединены с первым блоком памяти и выходом первого элемента И, а выход подключен к одному входу второго элемента И и блоку сравнения, соединенному с распределителем импульсов , второй блок памяти, подключенньй к преобразователю кода и распределителю импульсов, первьш элемент ИЛИ, выход которого соединен с первым элементом задержки, и второй элемент задержки, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит третий счетчик, одни входы которого соединены с блоком сравнения и первым блоком памяти, а выход подключен к одному входу первого элемента ИЛИ, другой вход кото рого соединен с выходом блока (Л сравнения, второй элемент ИЛИ, один вход которого подключен к первому элeмeнтV задержки, соединенному с другими входами первого элемента И и третьего счетчика, другой - к блоку сравнения, а выход соединен с вторым элементом задержки, соединенньм с другим входом второго элемента И, выход ко.торого подключен ел к первому блоку памяти, третий о элемент И, входы которого соединены с третьим счетчиком и вторым 4 элементом задержки, а выход подключен к первому блоку памяти, четвертый элемент И, входы которого соединены с первьм регистром и вторым элементом задержки, а выход подключен к первому блоку памяти., и группу элементов И, одни входы которых соединены с выходом первого элемента ИЖ, другие подключены к третьему счетчику, второму регистру и пер .вому счетчику соответственно, а выходы соединены с вторым блоком памяти.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) з(я) С 06 К 15/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3567714/18-24 (22) 03.03.83 (46) 23.09.84. Бюл. )(- 35 (72) Т.А. Алиев, P.M. Кадымов и Х.Ф. Хасмамедова (71) Институт кибернетики AH Азербайджанской ССР (53) 681.327.12(088.8) (56) 1. Авторское свидетельство СССР

N 522508, кл. G 06 К 1/05, 1976.

2. Патент США Ф 3873769, кл. 178-18, опублик. 1975 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

ИНФОРМАЦИИ, содержащее коммутатор, входы которого соединены с блоком сопряжения и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы — с первым регистром и одним входом сумматора, другие входы которого подключены к первому блоку памяти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнения, первый счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком памяти, второй счетчик, вход которого подключен к датчику сигналов числа каналов, а выход соединен с распределителем импульсов, подключенным к генератору синхросигналов, к одному входу усилителей и преобразователю кода, выход которого соединен с другим входом усилителей, выходы кото"рых подключены к перфоратору, соединенному с распределителем импульсов, второй регистр, одни входы которого соединены с первым блоком памяти и выходом первого элемента И, а выход подключен к одному входу второго элемента И и блоку сравнения, соединенному с распределителем импульсов, второй блок памяти, подключенный к преобразователю кода и распределителю импульсов, первый элемент ИЛИ, выход которого соединен с первым элементом задержки, и второй элемент задержки, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит третий счетчик, одни входы которого соединены с блоком сравнения и первым блоком памяти, а выход подключен к одному входу первого элемента ИЛИ, другой вход ко- @ торого соединен с выходом блока сравнения, второй элемент ИЛИ, один вход которого подключен к первому элементу задержки, соединенному с другими входами первого элемента И и третьего счетчика, другой — к . блоку сравнсния, а выход соединен

lace@ . с вторым элементом задержки, соеlaaaL диненным с другим входом второго элемента И, выход которого подключен Д к первому блоку памяти, третий элемент И, входы которого соединены с третьим счетчиком и вторым элементом задержки, а выход подключен к первому блоку памяти, четвертый элемент И, входы которого соединены с первым регистром и вторым элементом задержки, а выход подклю- ф чен к первому блоку памяти., и группу элементов И, одни входы которых соединены с выходом первого элемента ИЛИ, другие подключены к третьему счетчику, второму регистру и первому счетчику соответственно, а выходы соединены с вторым блоком памяти.

1115074

Изобретение относится к автоматике и вычислительной технике и может быть использовано для цифровой регистрации измерительной информации на перфоленту с целью госледующего ввода ее в цифровую вычислительную машину.

Известно устройство для управления регистрацией информации, содержащее блок согласования, коммута- 10 тор, преобразователь кода, блок усилителей, перфоратор, блок выбора числа каналов, счетчик, блок управления и генератор синхросигналов, выход которого подключен к входу бло- 15 ка управления, к другому входу которого подключен выход счетчика, .другой выход которого подключен к входу коммутатора, к другим входам которого подключены выходы блока 20 согласования, выход преобразователя кодов подключен к входу блока уси» лителей, выход которого подключен к входу перфоратора, выходы блока управления подключены к входам блока 25 выбора числа каналов, преобразователя кодов, блока усилителей и перфоратора

Недостатком этого устройства является то, что регистрируемая из- g0 мерительная информация содержит значительную избыточность, что ограничивает его функциональные возможности.

В

Наиболее близким к изобретению

35 явхяется устройство для управления регистрацией информации, содержащее первый блок памяти, соединенный с первым счетчиком, распределитель

40 импульсов, подключенный к второму счетчику, к датчику сигналов числа каналов, соединенному с вторым счетчиком и с коммутатором, входы которого подключены к блоку сопряжения, 45 а вы од соединен с первым регистром и с сумматором, другие входы которого подключены к первому блоку па1мяти и распределителю импульсов, соединенному с генератором синхро-, сигналов, вторым блоком памяти, 50 преобразователем кода и усилителями, подключенными к преобразователю кода, вход которого соединен с вторым блоком памяти, первый элемент И, соединенный с сумматором и вторым регистром, выход которого подключен к второму элементу И и блоку сравнения, соединенному с сумматором и распределителем импульсов, первый элемент ИЛИ » соединенный с первым элементом задержки, и второй элемент задержки <21.

Однако известное устройство характеризуется недостаточно высокой надежностью.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в устройство, содержащее коммутатор, входы которого соединены с блоком сопряжения и датчиком сигналов числа каналов, подключенным к распределителю импульсов, а выходы — с первым регистром и одним входом сумматора, другие входы которого подключены к первому блоку памяти и распределителю импульсов, а выходы соединены с одним входом первого элемента И и блоком сравнения, первый счетчик, вход которого подключен к распределителю импульсов, а выход соединен с первым блоком памяти, второй счетчик, вход которого подключен к датчику сигналов числа каналов, а выход соединен с распределителем импульсов, подключенным к генератору синхросигналов, к одному входу усилителей и преобразователю кода, выход которого соединен с другим входом усилителей, выходы которых подключены .к перфоратору, соединенному с распределителем импульсов, второй регистр, одни входы которого соединены с первым блоком памяти и выходом первого элемента

И, а выход подключен к одному входу второго элемента И и блоку сравнения, соединенному с распределителем импульсов, второй блок памяти, подключенный к преобразователю кода и распределителю импульсов, первый элемент HPÈ, выход которого соединен с первым элементом задержки, и второй элемент задержки, введены третий счетчик, одни входы которого соединены с блоком сравнения и первым блоком памяти, а выход подключен к одному входу первого элемента ИЛИ,.другой вход которого соединен с выходом блока сравнения, вторрй элемент ИЛИ, один вход которого подключен к первому элементу задержки> соединенному с другими входами первого элемента И и третьего счетчика, другой — к блоку сравнения, а выход соединен с вторым элементом задержки, соединенным с

1115074 другим входом второго элемента И, выход которого подключен к первому блоку памяти, третий элемент И, входы которого соединены с третьим счетчиком и вторым элементом задержки, а выход подключен к первому блоку памяти, четвертый элемент И, входы которбго соединены с первым регистром и вторым элементом задержки, а выход подключен к первому блоку 10 памяти, и группу элементов И, одни входы которых соединены с выходом первого элемента ИЛИ, другие подключены к третьему счетчику, второму регистру и первому счетчику соответсч15 венно, а выходы соединены с вторым блоком памяти.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2— конкретное конструктивное выполне- 20 ние распределителя импульсов.

Устройство содержит блок 1 сопряжения, коммутатор 2, первый счетчик

3, первый блок 4 памяти, сумматор 5, первый регистр 6, первый элемент И 7, 25 второй регистр 8, блок 9 сравнения, третий счетчик 10, первый 11 и второй 12 элементы ИЛИ, второй 13, третий 14 и четвертый 15 элементы И, первый 16 и второй 17 элементы за- З0 держки, группу элементов И 18 — 20, второй блок 21 памяти, преобразователь 22 кода, усилители 23, генератор 24 синхросигналов, датчик 25 сигналов числа каналов, второй счетчик 26 и распределитель 27 импульсов. На фиг. 1 также показан перфоратор 28 и обозначены входы 29 — 32 и выходы 33 — 40 распределителя импульсов. Распределитель импульсов (фиг.2) 40 содержит элементы ИЛИ 41 и 42, триггер 43, элементы И 44 и 45, регистр

46 сдвига и формирователи 47.

Устройство работает следующим образом. 45

В начале работы в счетчике 26 устанавливается необходимое число измерений, а в датчике 25 — необходимое число регистрируемых каналов.

При подаче сигнала "Местный пуск" распределитель 27 вырабатывает необходимые управляющие сигналы, поступающие на триггер 43 и через элемент

ИЛИ 41 — на первый разряд регистра

46, устанавливая их в единичное по- 55 ложение, а остальные разряды регистра 46 устанавливаются в нулевое сос- тояние. Импульсы с выхода генератора

24 синхросигналов через вход 29 распределителя 27 и элемент И 44 поступают на вход регистра 46. Первым импульсом содержимое регистра

46 сдвигается на один разряд вправо и на выходе его первого разряда получается сигнал, который с выхода 33 распределителя 27 поступает на датчик

25. При этом на входе коммутатора 2 появляется сигнал, по которому через коммутатор 2 и блок 1 на вход устройства подключается выход первого цифрового измерительного прибора.

Показания первого измерительного прибора заносятся в регистр 6 и подаются на вход сумматора 5.

Затем второй импульс с выхода генератора 24, проходя через элемент И 44

1 сдвигает содержимое регистра 46 еще на один разряд вправо, и на выходе второго разряда регистра 46 получается сигнал, который с выхода 34 рас» пределителя 27 записывает единицу в счетчик 3.

Так как в начале работы устройства во всех адресах блока 4 находятся нули, то по сигналу от счетчика

3 из первого адреса блока 4 на сумматор 5, регистр 6 и счетчик 10 принимаются нули. Третий импульс с выхода генератора 24, проходя через элемент И 44, сдвигает содержимое регистра 46 еще на один разряд вправо и на выходе его третьего разряда получается сигнал, который с выхода 35 распределителя 27 поступает на вход сумматора 5, и на сумматоре

5 производится вычитание нуля из показания первого измерительного прибора. При этом содержимое сумматора 5 не изменяется.

С выхода сумматора 5 показание первого измерительного прибора подается на информационный вход блока 9 °

На другой информационный вход блока

9 поступает содержимое регистра 8 (в данном случае нуль). Четвертый импульс с выхода генератора 24 синхросигналов, проходя через элемент

И 44, сдвигает содержимое регистра

46 еще на один разряд вправо, и на выходе его четвертого разряда получается сигнал, который устанавливает первый разряд этого регистра в единицу и с выхода 36 распределителя 27 поступает. на управляющий вход блока 9. По этому сигналу в блоке 9 производится сравнение содер"

5 !115074 жимого сумматора 5 и регистра 8, т.е. анализируется показание первого измерительного прибора с нулевым кодом (содержимое регистра 8 в данном случае равно нулю). Во всех случаях, 5 когда содержимое сумматора 5 не отличается от содержимого регистра 8, на выходе блока 9 получается сигнал равенства. В тех случаях, когда содержимое сумматора 5 отличается от содержимого регистра 8, на выходе блока 9 получается сигнал неравенства.

Сигнал неравенства с выхода блока 9, проходя через элемент ИЛИ 11, открывает элементы И 18 — 20 и записывает в блок 21 со счетчика 10 и регистра 8 нули, а со счетчика 3:— единицу т.е. код номера первого цифрового прибора. Этот же сигнал записи, задерживаясь на элементе 16 задержки, записывает единицу в счетчик 10, открывает элемент И 7 и переписывает показание первого прибора с выхода сумматора 5 в регистр

8. Сигнал с выхода элемента 16 задержки, проходя через элемент ИЛИ 1?> задерживается на элементе 17 задерж— ки, открывает элементы И 13 — 15 и записывает показания первого цифро- З0 вого прибора, поступающие с регистров 8 и 6, и единицу, поступающую со счетчика 10, в блок 4 памяти по первому адресу. Следующий импульс с выхода генератора 24 синхроимпульсов, проходя через элемент И 44, сдвигает содержимое регистра 46 на один разряд вправо, и на выходе

33 распределителя 27 получается сигнал, который поступает в датчик 25. 40

При этом на входе коммутатора 6 появляется сигнал, по которому через коммутатор 2 и блок 1 на вход уст:ройства подключается выход второго цифрового измерительного прибора. 4S

В течение всех циклов регистрации на вход элемента И 45 распределителя 27 поступают с блока 21 сигналы о наличии информации в этом блоке.

При подаче на другой вход элемента

И 45 сигнала от перфоратора 28 о готовности последнего к регистрации, очередной импульс с генератора 24 синхросигналов проходит через элемент И 45, и на выходе этого элемента появляется сигнал, который формирует на выходах формирователей

47 управляющие сигналы, подаваемые на входы блока 21 памяти, преобразователя 22 кодов, усилителей 23 и перфоратора 28. Преобразователь.22 кода по сигналам с выхода 38 распределителя 27 подает сформированные коды из блока 21 памяти через усилители 23 в перфоратор 28, пробивающий поочередно на перфоленте знаки и значения разностей соседних показаний цифровых приборов, количество подряд идущих одинаковых разностей и номера приборов. Если до поступления сигнала готовности от перфоратора 28 на выходе элемента ИЛИ 11 еще раз появляется сигнал, в первый регистр блока 21 заносится информация о знаке, значении, количестве

По окончании первого цикла преобразования всех каналов иа выходе датчика 25 появляется сигнал, по которому заносится единица в.счетчик 26, .

50 после чего начинается второй цикл преобразования. Далее устройство работает аналогично описанному.

Блок 21 памяти содержит несколько регистров для запоминания знака, значения, количества подряд идущих одинаковых разностей и номера канала, элемент задержки и входную логику для каждого регистра.

По сигналу с выхода элемента ИЛИ

11 информация о знаке, значении, количестве подряд идущих одинаковых разностей и номере канала принимается в соответствующие разряды первого регистра блока 21 памяти, а в контрольный разряд записывается единица. Таким образом, единичное состояние контрольного разряда соответствует наличию информации в других разрядах первого регистра блока 21.

По сигналу с выхода 37 распределителя 27 содержимое первого регистра блока 21 параллельно переписывается во второй, а задержанный на элементе задержки сигнал обнуляет

его, т.е. этим самым освобождается первый регистр для приема следующей информации. Второй сигнал с выхода 37 распределителя 27 аналогичным образом переписывает информацию с второго регистра на третий и т.д.

Наконец информация о знаке, значении, количестве подряд идущих одинаковых разностей и номере канала поступает на выходной регистр блока 21 памяти.

1115074 подряд идущих одинаковых разностей и номере прибора, и аналогично описанному происходит перепись этой информации в свободный регистр, ближайший к выходному. Таким образом, блок 21 памяти осуществляет согласование частоты поступления информации о подряд идущих одинаковых разностях с частотой регистрации этой информации.

По окончании цикла регистрации данного числа каналов на выходе датчика 25 числа каналов появляется сигнал, по которому заносится единица в счетчик 26, после чего цикл регистрации повторяется до тех пор, пока не произойдет столько циклов регистрации, столько задано счетчиком 26, который после отсчета за.данного числа измерений подает сигнал

5 на вход 30 распределителя 27, который через .элемент ИПИ 42 устанавливает триггер 43 в нулевое состояние, и устройство выключается. Работа устройства прекращается также при подаче на вход элемента ИЛИ 42 сигнала

"Местный стоп".

Введение новых узлов и элементов, а также новых конструктивных связей позволило существенно повысить надежность устройства.

ll l 5074

11! 5074

Составитель Т. Ничипорович

Редактор A. Шишкина Техред М.Надь Корректор В. Гирняк

Заказ 6772/36 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва; Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4