Многомодульная коммутационная система для асинхронных цифровых сигналов

 

МНОГОМОДУЛЬНАЯ КОММУТАЦИОННАЯ СИСТЕМА ДЛЯ АСИНХРОННЬЕХ: ЦИФРОВЬК СИГНАЛОВ, состоящая из М модулей , каждый из которых Содержит с входных преобразователей кода, блоки фиксации времени, причем выход каждого входного преобразователя .кода соединен с первым входом соответствующего блока фиксации времени, формирователь кода времени, блок памяти адресов, блок первичной памяти , причем выход формирователя кода времени соединен с вторыми входами блоков фиксации времени и с первым входом блока памяти адресов, выходы блоков фиксации времени соединены между собой, второй вход блока памяти адресов каждого из М модулей является управляющим входом коммутационной системы, а также содержит блоки блокировки записи, блоки вторичной памяти, блоки сравнения кодов времени и выходных преобразователей кода, причем первый .вход блока вторичной памяти соединен с выходом соответствующего блока блокировки записи , а вторые входы блоков блокировки записи и блоков вторичной памяти соединены с выходом блока первичной памяти, первый выход каждого блока вторичной памяти соединен с первым входом соответствующего выходного преобразователя кода через блок сравнения кодов времени, второй вход которого соединен с выходом формирователя кода времени и третьим входом блока вторичной памяти, второй выход каждого блока вторичной памяти соединен с вторым входом соответствукмдего выходного преобразователя кода, отличающаяся (Л тем, что, с целью повьппения помехозащищенности коммутационных цепей системы, в нее введены в каждый из М . § модулей блоки анализа адреса, блоки записи информации и дешифраторы, при этом выход блока памяти адресов и выходы блоков фиксации времени соединены с входами соответствующих блоков анализа адреса и соответству- S9 ( Ющими входами блока первичной памяти, :д выход каждого блок.а анализа адреса соединен с входом соответствующего блока записи информации, выход котоФ а рого соединен с дополнительным входом блока первичной памяти, выход которого соединен с входами дешифраторов , выход каждого дешифратора соединен с четвертым входом блока вторичной памяти.

(19) Ol)

СОЮЗ СОВЕТСКИХ

СОЦЮЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(50 Н 04 М 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРНТ19 (21) 3520906/24-09 (22) 09.12.82 (46) 23.11.84. Бюл. Ф 43 (72) В.П. Чуркин (53) 621.395.348(088.8) (56) 1. Прагер Э., Трнка Я. Электронные телефонные станции. M.

"Связь", 1976, с. 263.

2. Авторское свидетельство СССР

У 949839, кл. Н 04 М 3/00, 1978 (прототип). (54)(57) МНОГОМОДУЛЬНАЯ КОММУТАЦИОННАЯ СИСТЕМА ДЛЯ АСИНХРОННЫХ ЦИФРОВЫХ СИГНАЛОВ, состоящая из М модулей, каждый из которых содержит 3 входных преобразователей кода, блоки фиксации времени, причем выход каждого входного преобразователя .кода соединен с первым входом соответствующего блока фиксации времени, формирователь кода времени, блок памяти адресов, блок первичной памяти, причем выход формирователя кода времени соединен с вторыми входамн блоков фиксации времени и с первым входом блока памяти адресов, выхо- . ды блоков фиксации времени соединены между собои, второй вход блока памяти адресов каждого из М модулей является управляющим входом коммутационной системы, а также содержит блоки блокировки записи, блоки вторичной памяти, блоки сравнения кодов времени и бвыходных преобразователей кода, причем первый .вход блока вторичной памяти соединен с выходом соответствующего блока блокировки sanucu, а вторые входы блоков блокировки записи и блоков вторичной памяти соединены с выходом блока первичной памяти, первый выход каждого блока вторичной памяти соединен с первым входом соответствующего выходного преобразователя кода через блок сравнения кодов времени, второй вход которого соединен с выходом

° формирователя кода времени и третьим входом блока вторичной памяти, второй выход каждого блока вторичной памяти соединен с вторым входом соответствующего выходного преобразователя кода, отличающаяся тем, что, с целью повышения амехозащищенности коммутационных цепей системы, в нее введены .в каждый из М, модулей блоки анализа адреса, блоки записи информации и дешифраторы, при этом выход блока памяти адресов и выходы блоков фиксации времени сое динены с входами соответствующих блоков анализа адреса и соответству ющими входами блока первичной памяти, выход каждого блока анализа адреса соединен с входом соответствующего. блока записи информации, выход кото рого соединен с дополнительным входом блока первичной памяти, выход которого соединен с входами дешифраторов, выход каждого дешифратора соединен с.четвертым входом блока вторичной памяти.

1125766

Изобретение относится .к технике связи и может йспользоваться в системах цифровой коммутации.

Известна коммутационная. система, содержащая входные и-выходные преобразователи кода, последовательно соединенные блок управления, блок памяти и блок коммутации, а также считывающее устройство и распределитель, причем первый и второй выходы 10 блока коммутации соединены с входами считывающего устройства,и распре- делителя соответственно, выходы, входных преобразователей кода соединены с соответствующими входами 15 считывающего устройства, а входы выходных преобразователей кода соединены с соответствующими выходами распределителя (1) .

Недостатками данной системы яв; 20 ляются низкая пропускная способность и низкая помехозащищенность группового тракта.

Наиболее близкой к изобретениюявляется многомодульная коммутационная система для асинхрокных цифровых сигналов, состоящая из М мо.дулей, каждый из которых содержит 3 входных преобразователей кода, блоки фиксации времени, причем вы-ход каждого .входного преобразователя кода соединен с первым входом соответствующего блока фиксации времени, формирователь кода времени,, блок памяти адресов, блок первичной памяти, причем выход формирователя кода времени соединен с вторыми входами блоков фиксации времени и с первым входом блока памяти адресов, выходы блоков Фиксации времени соединены между .собой, второй sxop блока памяти адреса каждого из И мадулей является управляющим . входом коммутацнонной системы, а также содержит блоки блокировки записи, блоки вторичной памяти, блоки сравкения кодов времени и 3.выходных преобразователей кода, причем первый вход блока вторичной па-, мяти соединен с выходом соответствующего блока блокировки записи, а вторые входы блоков блокировки записи и блоков вторичной памяти соединены с выходом блока первичной памяти,. первый выход каждого блока 55 вторичной памяти соединен с первым входом соответствующего. выходного преобразователя кода через блок сравнения кодов времени, второй вход которого соединен с выходом формирователя кода времени и третьим входом блока вторичной памяти, второй выход каждого блока вторичной памяти соединен с вторым входом соответствующего выходного преобразователя кода (2) .

Недостатком известной системы является низкая помехозащищенность цепей коммутации системы.

Цель изобретения — повышение помехозащищенности коммутационных цепей системы.

Цель достигается тем, что в многомодульную коммутационную систему для асинхронных цифровых сигналов, состоящую из М модулей, каждый из которых содержит 3 входных преобразователей кода, блоки фиксации времени, причем выход каждого входного преобразователя .кода соединен с пер- (вым входом соответствующего блока

I фиксации времени, формирователь кода времени, блок памяти адресов, блок первичной памяти, причем выход формирователя кода времени соединен с вторыми входами- блоков фиксации времени и с первым входом блока памяти адресов, выходы блоков фиксации времени соединены между собой, второй вход блока памяти адресов кажцого из

И модулей является управляющим входом коммутационной системы, а также содержит блоки блокировки записи, блоки вторичной памяти блоки сравнения кодов времени и 1 выходных преобразователей. кода, причем первий вход блока вторичной памяти соединен с выходом соответствующего блока блокировки записи, а вторые входы блоков блокировки записи и блоков вторичной памяти соединены с выходом блока первичной памяти, первый выход каж дого блока вторичной памяти соединен с первым входом соответствующего выходного преобразователя кода через блок сравнения кодов времени, второй вход которого соединен с выходом формирователя кода времени и третьим входом блока вторичной памяти, второй выход каждого блока вторичной памяти соединен с вторым входом соответствующего выходного преобразоВ вателя кода, введены в каждый из М модулей блоки анализа адреса, блоки записи информации и дешифраторы, при этом выход блока памяти адресов и

3 11257 выходы блоков фиксации времени соединены с входами соответствующих блоков анализа адреса и соответствующими входами блока первичной памяти, выход кажцого блока анализа 5 адреса соединен с входом соответствующего блока записи информации, выход которого соединен с дополнительным входом блока первичной памяти, выход которого соединен с входами 10 дешифраторов, выход каждого дешифратора соединен с четвертым входом блока вторичной памяти.

На чертеже представлена структурная электрическая схема многоуголь-. 15 ной коммутационной системы для асинхронных цифровых сигналов.

Многоугольная коммутационная система для асинхронных цифровых сигналов содержит M модулей 1, содер- 20 жащих 3 входных преобразоватлей 2 кода, блоки 3 фиксации. времени, блок 4 памяти .адресов, блоки S анализа адреса, формирователь 6 кода времени, блоки 7 записи информации, 25 блок 8 первичной памяти, блоки 9 вторичной памяти, дешифраторы 10, блоки 11 блокировки записи, блоки

12 сравнения кодов времени, Е, вы.ходных преобразователей кода 13. . З0

Многомодульная коммутационная система для асинхронных цифровых сигналов работает следующим образом.

Блок 4 получает из устройства управления коммутационной системы

35 номера (адреса) линий связи, которые необходимо скоммутировать между со- р бой и записывает их в свои ячейки памяти. При этом каждая входящая линия связи модуля коммутационной системы имеет свою ячейку памяти в блоке 4 в которую записывается адрес коммутируемой с ней исходящей линии связи из числа линий, обслуживаемых коммутационной системой в целом.

Входные преобразователи кода 2 получают коммутируемые сигналы, определяют изменение полярности сигналов и кодируют передний фронт 50 сигналов кодом "1", а задний — "О", .

Входные преобразователи кода 2 обслуживают по tn линий связи. Код коммутируемых сигналов (" 1", "О") из входных преобразователей 2 кода 55 выдается далее в сопровождении адресов входящих линий связи, по которым поступили передний.или зад66 4 ний фронт коммутируемых сигналов, в блоки 3, в которые поступают также и код времени из формирователя 6.

Блоки 3 записывают в свои ячейки памяти код сигнала и код времени.

При этом каждая входящая линия связи модуля 1 имеет свою ячеику памяти в блоках 3. Код времени, записываемый в ячейки 3, фиксирует моменты времени поступления кода сигнала в блоки 3. формирователь 6 представля ет собой электронный счетчик, который вырабатывает код времени и сигналы, синхронизирующие работу всех блоков своего модуля 1. Для того, чтобы формирователи 6 всех М модулей 1 коммутационной системы работали синхронно, на них подается одна и та же последовательность импульсов 1о от генератора станции.

С помощью синхронизирующих сигналов формирователя 6 информация из блоков 3 и 4 циклически считывается и выдается в соответствующие блоки

5 и блоки 8 всех модулей 1 коммутационной системы. Каждая ячейка памяти блоков 3 и 4 считывается в определенном.интервале времени работы группового тракта модуля 1 коммутационной системы. В этом интервале производится также передача кода сигнала и кода времени из блоков 3 и адреса исходящей линии связи, которой принадлежит эта информация, из блока 4 в блоки 5 и 8 коммутационной систейы. С помощью адреса исходящей линии связи блок 5 контролирует этот адрес по mod 2, а затем, сравнивая его с адресом своего модуля 2, определяет принадлежит ли поступившая информация данному модулю. Если поступивший адрес передан правильно и старшие его разряды соответствуют разрядам адреса модуля 1, то блок 5 вырабатывает сигнал

1, который поступает в блок 7, разрешая принять поступившую информацию в блок 8. Блок 7 обеспечивает запись поступившего кода сигнала и кода времени в ячейку памяти блока

8, адрес которой определяется младшим разрядом поступившего из блока

4 адреса исходящей линии связи. При этом каждая исходящая линия связи модуля 1 имеет. свою ячейку памяти в блоке 8. При записи информации в блок 8 она выдается также вместе с адресом на выход блока 8. Кроме опев блок 9. А вместо операции записи производится считывание информации.

Если же коды отличаются друг от друга, то операция записи не блокируется. Запись информации в ячейки памяти блоков 9 производится с одновременной выдачей этой информации, а также адреса ячейки, в которую записывается информация, на входы выходных преобразователей кода 13.

При этом код времени выдается на входы блоков 12. На другой вход блоков 12 поступает код времени с выхода формирователя 6. В блоках 12 производится сравнение этих кодов времени. Если коды одинаковые, то вырабатывается сигнал К = 1, а если . различные, то 06 = О. Сигнал с(= 1 обеспечивает распределение с помощью выходных преобразователей 13 кода кодов коммутируемых сигналов . в исходящие линии связи. Блоки 9 вторичной памяти имеют число ячеек памяти, соответствующее числу исходящих линий связи, которые они обслуживают, т.е. п. Номера ячеек ,памяти и исходящих линий совпадают.

Информация из ячеек блоков 9 считывается циклически с помощью адреса, поступающего с0 счетчика формирователя.6. При записи информации в блок

9 операция считывания запрещается.

Предложенная коммутационная система для асинхронных цифровых сигналов позволяет практически в М раз повысить помехозащищенность коммутационных цепей. системы. Предложенная система позволяет также отказаться от резервирования модулей, так как при подключении линий связи исходящих пучков равномерно ко всем модулям выход из строя одного модуля незначительно увеличивает потери на этих пучках.

Э 1125766 рации записи, блоки 7 обеспечивают также и считывание информации из ячеек блока 8. При этом каждый блок

7, вырабатывая сигналы "Запись", "Считывание" и "Чтение", обеспечи- 5 вает запись и считывание информации л, в своем интервале времени ь; (j

1.,2,..., М). Таким образом блоки 7, и, каждый в своем интервале.,, обеспечивают либо запись информации в блок 8 при / = 1, либо считывание при / О. Адрес ячейки памяти, из . которой необходимо считывать информацию, определяется счетчиком блока 8. На вход счетчика блока 8 подаются сигналы "Чтение" из всех блоков 7 модуля 1. После каждого считывания информации из ячеек блока 8 содержимое его счетчика увеличивается на единицу. При записи ин- 20 формации в блок 8 содержимое его счетчика не изменяется.

Код комкутируемого сигнала, код времени из ячеек памяти блока 8 и адрес исходящей. линии связи, кото-. рой принадлежит эта информация, из счетчика блока 8 поступают. на входы дешифраторов 10, блоков -9 и блоков

11. Дешифраторы 10 определяют принадлежит ли поступившая информация 30 своему блоку 9, дешифрируя старшие . разряды поступившего адреса. Если адре соответствует номеру данного блока 9, то дешифратор -10 выдает сигнал разрешения записи кода ком- Зз мутируемого сигнала и кода времени в ячейку памяти блока 9 с адресом, определяемым младшими разрядами цо" ступившего адреса. Блок 11 сравнивает ко коммутируемого. сигнала с 4у кодом состояния исходящей линии свя-. зи, используя при этом поступивший адрес из блока 8. Если эти коды одинаковые, то производится блокиповка записи поступившей информации 45

1125766

УУ

Тирак 634 Подписное

ВННН0Н Государственного комитета СССР по делам иэобретеиий и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Закаэ 8558/44.Филиал ППП "Патент", r. У кгород, ул. Проектная, 4

Составителв Н. Лебедянская

Редактор С, Патрушева Техреду.Цикеш . . Корректор Г, Решетннк