Буферное запоминающее устройство

 

I. БУФЕРНОЕ ЗАПОМИНАЩЕЕ УСТРОЙСТВО, содержащее накопитель, выполненный в виде матрицы триггеров группы элементов И и блок местного управления, причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационньм входом предьщущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каядого триггера первого столбца матрицы, кроме последнего, соединен.. с вторым информационным входом последующего триггера, управляющие входы триггеров соединены с выходом строба приема и с выходом разрешения записи блока местного управления выходы элементов, И первой группы сое динены с вторыми информационными входами триггеров первой строки матрицы , управляющие входы элементов И второй группы соединены с выходом . разрешения чтения блока местного управления , а выходы являются выходами устройства, отличающеес я тем, что, с целью повышения быстродействия устройства, в него введены коммутаторы, причем.первые информационные входы коммутаторов с первого по последний подклочены к выходам триггеров первого столбца матрицы с последнего по первый, вторые информационные входы коммутаторов соединены с выходами триггеров последней строки матрицы, управляющие входы коммутаторов подключены к выходу управления приемом блока местного управления, выход элементов И первой группы епервого по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с последнего по первый. 2. Устройство по п. 1, о т .п ичающееся тем, что блок местного управления содержит триггеры с первого по третий, первый и второй 10 элементы И и первый и второй счет:с чики, причём выходы первого счетчика подключены к одним из входов Эд элементов И, другой вход первого N9 элемента И соединен с выходом третьto его триггера, выход второго элемен .та И подключен к счетному входу .второго счетчика, выход которого соединен со счетным входом первого счетчика , установочный вхо которого и входы триггеров являются одним .из входов блока, другими входами которого являются другие входы второго элемента И, а выходами - выходы первого и второго триггеров и элементов И

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН 691 (И) Ъ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМЪ CBMQETHlbCTBY

ЫЬАи ., (.а

ГОСУДАРСТВЕННЬ1Й КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3662949/24-24 (22) 15.11.83 (46) 07.01.85. Бюл. Ф 1 (72) В.М.Златников, Е.А.Братальский, А.И.Левнев и Е.Ф.Сыроватский (53) 681.327(088.8) (56) 1. Мультипроцессорные системы и параллельные вычисления. Под ред. Ф. Г. Энслоу"Мир", 1976, с.30030I.

2. Головкин Б.А. Параллельные вычислительные системы. М., "Наука", 1980, с. 368-371, рис. 7.4 и 7,5(прототип}. (54)(57) I.БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее накопитель, выполненный в виде матрицы триггеров группы элементов И и блок местного управления, причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационным входом предыдущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каждого триггера первого столбца матрицы, кроме последнего, соединен, с вторым информационным входом последующего триггера, управляющие входы триггеров соединены с выходом строба приема и с выходом разрешения записи блока местного управления выкоды элементов И первой группы сое» динены с вторыми информационными входами триггеров первой строки матрицы, управляющие входы элементов И второй группы соединены с выходом разрешения чтения блока местного уп4 Ш С II С 19/00

А равления, а выходы являются выходами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены коммутаторы, причем. первые информационные входы коммутаторов с первого по последний подключены к выходам триггеров первого столбца матрицы с последнего по первый, t вторые информационные входы коммутаторов соединены с выходами триггеров последней строки матрицы, управляющие входы коммутаторов подключены к выходу управления приемом блока местного управления, выход элементов И первой группы е.первого по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с послед. него по первый.

2. Устройство по п. l о т л ич а ю щ е е с я тем, что блок местного управления содержит триггеры с первого по третий, первый и второй элементы И и первый и второй счетчики, причем выходы первого счетчика подключены к одним as входов элементов И, другой вход первого элемента И соединен с выходом треть" его триггера, выход второго элемен-: .та И подключен к счетному входу .второго счетчика, выход которого соединен со счетным входом первого счетчика, установочный вход которого и входы триггеров являются одним .кз входов блока, другими входами кото рого являются другие входы второго элемента И, а выходами - выходы первого и второго триггеров и элементов И

1 11336 . Изобретение относится к вычисли-. тельной технике и может быть использовано в специализированных процессо рах для организации ортогональной памяти со считыванием строк или столбцов ° 5

Известно буферное запоминающее устройство, содержащее матрицу из запоминающих элементов с чтением строк или столбцов, входные клапаны записи и выходные клапаны чтения (!), 10

Недостаток этого устройства заклю чается в низкой производительности, так как сначала производится загрузка памяти, а затем считывание записанного массива.

Наиболее близким техническим решением к изобретению является буферное запоминающее устройство, содержащее матрицу из запоминающих элементов(триггеров), соединенных цепями сдвига по вертикали и цепями сдвига по горизонтали, входные клапаны записи, выходные клапаны чтения и узел местного управления с входными шинами для подачи команды, стрсба сопровождения информации и синхронизации и выходными шинами разрешения записи, разрешения чтения и строба приема, причем управляющие входы всех триггеров матрицы соедине 30 ны с шиной управления приемом узла местного управления, входы клапанов записи соединены с информационными входами устройства, управляющие входы этих клапанов соединены с шиной разрешения записи, а выходы клапанов записи соединены в соответствующем порядке с входами параллельного приема триггеров первой ,строки матрицы, управляющие входы клапанов чтения соединены с шиной разрешения чтения, выходы этих клапанов являются выходами устройства (2J .

Недостатком известного устройства 5 является низкая производительность, поскольку при обработке каждого массива необходимо затрачивать время на загрузку этого массива,причем эту загрузку нельзя начинать

50 до того, пока память не освободится полностью.

Цель изобретения — повышение быстродействия устройства путем совмещения .процесса чтения хранимого массива и одновременного приема

:следующего массива.

Поставленная цель достигается тем, что в буферное устройство, 22 2 содержащее накопитель, выполненный в виде матрицы триггеров, группы элементов И и блок местного ":правления, причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационным входом предыдущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каждого триггера первого столбца матрицы, кроме последнего, соединен с вторым информационным входом последующего триггера, управляющие входы триггеров соединены с выходомстроба приема и выходом раз1решения записи блока местного управления, выходы элементов И первой группы соединены с вторыми информационными входами триггеров первой строки матрицы, управляющие входы элементов

И второй группы соединены с выходом разрешения чтения блока местного управления, а выходы являются выходами устройства, введены коммутаторы, причем первые информационные входы коммутаторов с первого по последний подключены к выходам триггеров первого столбца матрицы с последнего по первый, вторые информационные входы коммутаторов "оединены с выходами триггеров последней строки матрицы, управляющие входы коммутаторов подключены к выходу управления приемом блока местного управления, выходы элементов И первой группы с первого по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с.последнего по первый.

Блок местного управления содержит триггеры с первого.по третий, первый и второй элементы И и первый и второй счетчики, причем выходы первого счетчика подключены к одним из входов элементов И, другой вход первого элемента Я соединен с выходом третьего триггера, выход второго элемента И подключен к счетйому входу второго счетчика, выход которого соединен со счетным входом первого счетчика, установочный вход которого и входы триг еров являются одним из входов блока, другими входами которого являются другие входы второго элемента И, а выходами—

1 выходы первого и второго триггеров и элементов И.

1133622

На фиг. 1 представлена функциональная схема буферного запоминающего устройства; на фиг. 2 — структурная схема блока местного управления.

Буферное запоминающее устройство (фиг. 1!содержит накопитель, выполненный в виде матрицы триггеров

11<- 1„„, первую группу элементов И

2 — 2, коммутаторы 3 — 3, вторую группу элементов И 4! — 4„, блок 5 !О местного управления, входы 6 и выхо- ды 7.

Блок 5 местного управления имеет вход 8 команды, вход 9 строба сопровождения информации и вход 10 синхронизации.

На выходах узла 5 формируются сигналы, поступающие на шины разрешения, выходы: записи 11, разрешения чтения 12, управления приемом

13 и строба приема 14.

Блок 5(фиг. 2)содержит три триггера 15-17, первый счетчик 18, служащмй для приема команды, причем в первый триггер 15 принимается

25 признак записи, во второй триггер

16 — признак чтения, в третий триггер 17 — признак режима обращения, В счетчик 18, работающий в режиме вычитания, заносится код числа подмассивов. Кроме того, блок 5 содержит второй счетчик 19, первый 20 и второй 21 элементы И. Счетчик 19 предназначен для подсчета числа сдвигов в матрице и содержит Й

Разрядов, где N = fog u

Команца, поступающая на вход 8 устройства, содержит 3 +(! + о Кт) разрядов, где К вЂ” максимальное число подмассивов, обрабатываемых одной командой. Первые три разряда коман40 ды представляют собой признаки зациси, чтения и режима обращения .соответственно. Остальные разряды являют ся кодом начальной установки счетчика 18, при этом старший разряд этого счетчика всегда устанавливается в

"1", а код в остальных разрядах равен числу обрабатываемых подмассивов минус единица.

Стерший разряд счетчика 18 исполь-5о зуется как признак окончания обработки: после (K + 1) -го вычитания

Ю 1 содержимое. счетчика 18 принимает вид

01111...1111, и значение "0" старшего разряда блокирует формирование 55 строба приема.

Устройство работает следующим образом. ф

Перед началом работы все триггеры — 1п и счетчик 18 устанавливаются в нулевое состояние, а в счетчик 19 заносится значение "1" (цепи начальной установки не показаны). Поступившая на вход 8 команда принимается в триггеры

15-17 и счетчик 18.

Наличие "1" в триггерах 15 и 16 означает выполнение совмещенной операции чтения хранимого массива и записи нового массива. Признак обращения в триггере 17 имеет следующий смысл: "0" — запись и чтение по строкам; "1" †.запись по строкам, чтение по столбцам.

В счетчике 18 находится код числа подмассивов. В общем случае обрабатываются массивы, превышающие с объем матрицы, при этом массив делит ся на подмассивы, равные по величине объему матрицы, и весь период обработки делится на циклы: в течение каждого цикла обрабатывается один подмассив. Код числа подмассивов заносится в счетчик 18, причем в старший разряд заносится "1".

Пусть на вход блока 5 поступила команда вида 1111000...0100, которая означает, что требуется произвести операцию совмещенного чтения записи, причем запись требуется произвести по строкам, а чтение — по столбцам.

Количество обрабатываемых подмассивов равно 5. После приема этой команды на выходе блока 5 формируются сигналы разрешения записи(выход 1!), разрешения чтения(выход 12)и сигнал управления приемом "0", т.е. первый цикл записи гроизводится по строкам.

Сигнал разрешения записи открывает элементы И 2 - 2, сигнал разреше- ния чтения — элементы И 4 - 4П, сигнал управления приемом поступает на входы триггеров 1 — !д . Таким образом, матрица подготовлена к прйему информации. Далее производится начальная загрузка первого, подмассива: при этом на вход б устройства поступают строки информации, сопровождаемые по входу 9 стробом. По этому стробу формируется строб приема на выходе 14 блока 5, который производит прием информации в триггеры 1, — 1,„ по вторым информационным входам.

При этом по первому стробу приема первая строка записываемого мас-. сива заносится в первую строку мат3 1133 рицы, по второму стробу приема вторая строка информации перемещается во вторую строку матрицы(триггеры

1 " 1 „}, а в первую строку матрицы. заносится вторая строка информации, по третьему стробу приема первая строка информации продвигается в третью строку матрицы(триггеры 111—

1 „), вторая строка информации — во вторую строку матрицы, а третья 16 строка информации принимается в первую строку матрицы и так далее до полного заполнения матрицы через и тактов.

Счетчик 19 считает сигналы сдвига и после (n-1)-ro сдвига, когда вся матрица заполнена, приходит в нулевое состояние, при этом на выходе счетчика 19 появляется сигнал переноса, который поступает на вход счетчика

18. Состояние младшего разряда счетчика 18 меняется на противоположное, в данном случае становится равным

"1". В результате на выходе 13 блока

5 появится сигнал "1", что означает

Ъ изменение режима приема в матрицу в следующем цикле, а именно: чтение/saпись производится по столбцам матрицы.

Затем производится второй цикл обработки: первый подмассив, занесенный в матрицу, считывается по столбцам, 30 а второй — записывается в матрицу по столбцам на освобождающиеся в результате последовательных сдвигов места матрицы. По окончании второго цикла (через и тактов) полностью считывает- 35 ся первый подмассив, а второй — за-. писывается в транспонированном виде.

При этом счетчик 19 выдает-очеред" ,ной сигнал переноса, и младший раз622 6 ряд счетчика 18 переходит в состоя;ние "0".

В следующем, третьем, цикле считывается второй подмассив и запи-. сывается третий подмассив в прямом, нетранспонированном виде и так далее до полной обработки всех подмассивов. в соответствии с кодом числа подмассивов в счетчике 18. Состояние .счетчика 18 изменяется в каждом цикле на

"1", при этом в каждом цикле чтения запись производится поочередно в соответствии со значением младшего разряда счетчика 18.

Обработка массива заканчивается, когда счетчик 18 переходит в состояние 011...1, и сигнал с выхода старшего разряда счетчика 18 закрывает элемент И 21 тем самым прекращая формирование импульсов сдвига.

Таким образом, путем совмещения чтения одного массива -с одновременной записью следующего достигнуто существенное(в 2 раза)повышение быстродействия устройства. Затраты аппаратуры: незначительны по сравнению с объемом матрицы,.

Предлагаемое буферное запоминающее устройство имеет применение в цифровой обработке сигналов, корреляционном анализе, а также для вычисления по алгоритму быстрого преобразования Фурье. Повышение быстродействия устройства позволит существенно увеличить производительность всей вычислительной системы в целом, так как простои вычислительного оборудования, связанные с загрузкой матрицы, сведены к минимуму.

1)33622

1133б22

Составитель В.Рудаков

Техред Т.Фанта . Корректор Е.Сирохман е

Редактор P.Öèöèêà

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 9954!41 Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5