Дискретная линия задержки

 

1. даСКРЕТНАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая первый блок управления, вход которого объединен с одним из входов элемента И и подключен к выходу генератора, а выход соединен с входом первого счетчика импульсов, запоминающее устройство, информационный вход которого подключен к дополнительному выходу блока управления , вход управления считыванием объединен с выходом второго счетчика импульсов и подключен к выходу дискретной линии задержки, а вход управления записью объединен с. дополнит тельным входом блока управления и подключен к входу дискретной линии .задержки, а также третий счетчик импульсов , вход установки которого соединен с выходом датчика кода, а выход подключен к входу триггера, выход которого соединен с другим входом элемента И, отличающаяся тем, что, с целью повышения точности, в нее введен дополнительньй блок управления, вход которого соединен с выходом элемента И, выход - с входом второго счетчика импульсов, вход синхронизации соединен с информационным выходом запоминающего устройства, а дополнительный вход через элемент задержки - с выходом второго счетчика импульсов, причем выход первого счетчика импульсов соединен с входом синхронизации первого блока управления, а счетный вход третьего счетчика импульсов - с выходом генератора. 2. Линия задержки по п. 1, отличающаяся тем, что первый и дополнительньй блоки управления содержат каждый четыре элемента И, О) злемент задержки, элемент ИЛИ, вьгходы которых являются выходами блоков управления,, и триггер, прямой и инверсный выходы которого соединены с одними из входов соответственно первого и второго элементов И,, а R-вход - с выходом элемента задержки, вход которого подключен к выходу первого элемента И,.при этом входы элемента ШШ соединены соответственно с выходами второго и четвертого элементов И, входы первого и второго элементов И являются входами блоков управления прямые входы третьего и четвертого элементов И являются дополнительными входами, инверсньй вход третьего элемента И и другой вход четвертого элемента И являются входами синхронизации, прямой выход триггера является дополнительным выходом первого блока управления.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИК (19) (!! ) А (5 )4 Н 03 К 5/13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3661554/24-21 (22) 09. 11.83 (46) 07. 08. 85.. Бюл. Р 29 (72) Б,Г.Бронштейн и А.В.Соколов (71) Омский политехнический институт (53) 621.374(088.8) .(5Ü) Авторское свидетельство СССР

У 663076, кл. Н 03 К 5/13, 1976.

Авторское свидетельство СССР

Ф 961223, кл. Н 03 К 5/13, 28.11.80. (54) (57) 1. ДИСКРЕТНАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая первый блок управления, вход которого объединен с одним из входов элемента И и подключен к выходу генератора, а выход соединен с входом первого счетчика импульсов, запоминающее устройство, информационный вход которого подключен к дополнительному выходу блока управления, вход управления считыванием объединен с выходом второго счетчика импульсов и подключен к выходу дискретной линии задержки, а вход управления записью объединен с дополни-.. тельным входом блока управления и подключен к входу дискретной линии задержки, а также третий счетчик импульсов, вход установки которого соединен -с выходом датчика кода, а выход подключен к входу триггера, выход которого соединен с другим входом элемента И, о т л и ч а ющ а я с я тем, что, с целью повьппения точности, в нее введен дополнительный блок управления, вход которого соединен с выходом элемента И, выход — с входом второго счетчика импульсов, вход синхронизации соединен с информационным выходом запоминающего устройства, а дополнительный вход через элемент задержки — с выходом второго счетчика импульсов, причем выход первого счетчика имI пульсов соединен с входом .синхронизации первого блока управления, а счетный вход третьего счетчика импульсов — с выходом генератора.

2. Линия задержки по и. 1, о тл и ч а ю щ а я с я тем, что первый и дополнительный блоки управления содержат каждый четыре элемента И, элемент задержки, элемент HJlH выходы которых являются выходами блоков управления,.и триггер, прямой и инверсный выходы которого соединены с одними из входов соответственно первого и второго элементов И„ а

R-вход — с выходом элемента задержки, вход которого подключен к выходу первого элемента И, при этом входы элемента ИЛИ соединены соответственно с выходами второго и четвертого элементов И, входы первого и второго элементов И являются входами блоков управления прямые входы третьего и четвертого элементов И являются дополнительными входами, инверсный вход третьего элемента И и другой . вход четвертого элемента И являются входами синхронизации, прямой выход триггера является дополнительным выходом первого блока управления.

1172000 2

На фиг. 1 приведена структурная схема дискретной линии задержки, на фиг. 2 — временные диаграммы, поясняющие ее работу, Дискретная линия задержки содержит блок 1 управления, первый счет-. чик 2 импульсов, дополнительный блок 3 управления, второй счетчик 4 импульсов, элемент 5 задержки, запоминающее устройство 6, третий счетчик 7 импульсов, элемент И 8, генератор 9, триггер 10, датчик 11 кода.

В состав блока 1 управления входят триггер 12, четыре элемента И 13-16, элемент 17 задержки и элемент ИЛИ 18. Дополнительный блок 3 управления содержит триггер 19, четыре элемента И 20-23, элемент 24 задержки, элемент ИЛИ 25.

30

Выход блока 1 управления соединен с входом первого счетчика 2 импульсов, выход которого подключен к входу синхронизации блока 1 управления. Выход дополнительного блока 3 З управления соединен с входом второго счетчика 4 импульсов, выход которого объединен с входом элемента 5 задержки и входом управления считыванием запоминающего устройства 6 и образу- 40 ет выход дискретной линии задержки.

Вход блока 1 управления объединен со счетным входом дополнительного счетчика 7 импульсов и одним: из входов элемента И 8 и подключен к выхо- 45 ду генератора 9. Дополнительный вход блока 1 объединен с входом управления записью запоминающего устройства 6 и образует вход дискретной линии задержки, а дополнительный выход блока 1 подключен к информационному входу запоминающего устройства 6, информационный выход которого соединен с входом дополнительного блока 3 уг— равления, Вход триггера 10 соединен с выходом дополнительного счетчика 7 импульсов, вход установки которого подключен к выходу датчика 11 кода.

Изобретение относится к измерительной технике, технике радиосвязи и может быть использовано при измерении параметров частотной и фазовой модуляции, при приеме сигналов с фазоразностной модуляцией.

Цель изобретения — повышение точности путем снижения вероятности воз"

J 1 никновения ошибок при считывании.

10

Выход триггера 10 подключен к друго-. му входу элемента И 8, выход которого связан с входом дополнительного блока 3 управления, дополнительный вход которого подключен к выходу элемента 5 задержки.

Прямой выход триггера l2 соединен с одним из входов элемента И 13 и образует дополнительный выход блока l управления. Инверсный выход триггера 12 соединен с одним из входов элемента И 14, другой вход которого объединен с другим входом элемента И 13 и образует вход блока 1 управления ° S-вход триггера !2 подключен к выходу элемента И l5, прямой вход которого объединен с одним из входов элемента И 16 и образует дополнительный вход блока 1, а инверсный вход объединен с другим входом элемента И 16 и образует вход синхронизации блока 1, К-вход триггера 12 подключен к выходу элемента 17 задержки, вход которого соединен с выходом элемента И 13. Выходы элементов И 14 и 16 раздельно подключены к входам элемента ИЛИ 18, выход которого является выходом блока 1 управления.

Прямой выход триггера 19 соединен, с одним из входов элемента И 20 и образует дополнительный выход дополнительного блока 3 управления. Инверсный выход триггера 19 соединен с одним из входов элемента И 21, другой вход которого объединен с другим входом элемента И 20 и образует вход блока 3 управления. S-вход триггера 19 подключен к выходу элемента И 22, прямой вход которого объединен с одним из входов элемента И 23 и образует дополнительный вход блока 3 управления, а инверсный вход объединен с другим входом элемен"та И 23 и образует вход синхронизации блока 3 управления; R-вход триггера 19 подключен к выходу элемента 24 задержки, вход которого соединен с выходом элеменга И 20. Выходы элементов И 21 и 23 раздельно подключены к входам элемента ИЛИ 25, выход которого является выходом дополнительного блока 3 управления.

Запоминающее устройство 6 предназначено для временного хранения одноразрядных двоичных кодов, посту" нающих на его информационный вход, и последующей выдачи их на информа-. 1172000 4 ле

35 г г

В начальный момент времени (фиг. 2) первый счетчик 2 импульсов, триггеры 10, 12 и 19 находятся в нулевом состоянии. При этом на выход 40 элемента И 8 импульсы не поступают.

Все разряды второго счетчика 4 импульсов установлены в единичное состояние. В третьем счетчике 7 импульсов установлен хранящийся в 45 датчике 11 кода дополнительный код числа (-К).

Дискретная линия задержки работает следующим образом.

Если на вход дискретной линии 50 задержки никакие сигналы не поступают, то триггер 12 постоянно находится в нулевом состоянии, элемент И 14. открыт, и импульсы генератора 9 (фиг. 2а) через логические элемен- 55 ты И 14 и ИЛИ 18 поступают на вход первого счетчика 2 импульсов. На выходе старшего разряда счетчика 2 ционный выход в том же порядке, а каком они поступают. Запоминающее устройство может быть построено на базе оперативного запоминающего устройства с организацией Х слов по

1 разряду выполненного ва основе микросхем, например 185, 541, 564 или 563 серий, имеющих выход информации в инверсном коде. Кроме того, je состав запоминающего устройства 6 могут входить счетчик адреса записи, счетчик адреса считывания, а также формирователи импульсов, реализующие необходимую временную диаграмму записи и считывания из оперативного запоминающего устройства.

Датчик 1 1 кода предназначен для храненИя дополнительного кода числа (-К), пропорционального времени задержки, которое можно определить иэ формулы

К

Э л г где о — время задержки, f — частота генератора 9. г

Датчик 11 кода может быть выполнен на статистических RS-триггерах или коммутационных элементах.

Емкость третьего счетчика импульсов не должна превышать емкость N запоминающего устройства 6. Емкость первого и второго счетчиков импульсов определяется соотношением частот генератора 9 и входного сигнала f. Ее можно рассчитать по форму10

Z5

30 (фиг. 2 ) в этом случае присутствует последовательность прямоугольных импульсов со скважностью 2 и частотой f.

Если импульс, поступающий на вход дискретной линии задержки, появится в тот момент, когда на выходе счетчика 2 †. логическая единица (t на фиг. 2 ь), что соответствует фазовому сдвигу между входной последовательностью и сигналом, снимаемым с выхода счетчика 2, лежащему в диапазоне

0 — 180, то блок 1 управления совместно со счетчиком 2 и запоминающим устройством 6 работает следующим образом.

Входной импульс проходит через открытый в данный момент элемент И 16 и поступает на вход элемента ИЛИ 18.

При этом к последовательности импульсов, поступающей на вход счетчика 2, добавится еще один импульс (фиг. 22). Следовательно, переполнение счетчика 2 происходит раньше (t< на фиг. 2 ), временной сдвиг между входными импульсамч и моментами переполнения счетчика 2 умень-. шится на величину периода генератора 9, а фазовый сдвиг между входным сигналом и сигналом, присутствующим на выход счетчика, уменьшится на величину АЦ> - 2в/N . Вход2 ной импульс одновременно поступает и на вход управления записью эапоминакнцего устройства 6 и инициирует запись в него. Так как триггер 12 в описанном случае постоянно находится в нулевом состоянии, то после прихода входного импульса в очередную ячейку запоминающего устройства 6 будет записан логический нуль.

Если импульс, поступающий на вход дискретной линии задержки, появляется в тот момет, когда на выходе счетчика 2 — логический ноль (на фиг. 23), что соответствует фазовому сдвигу, лежащему в диапазоне от -180 до 0, то блок 1 управления, счетчик 2 и запоминающее устройство 6 работают следующим образом, Входной импульс проходит через открытый в данный момент элемент И 15 и поступает на S-вход триггера 129 который устанавливается в единичное состояние (фиг. 2g). При этом элемент И 14 закрывается, элемент И 13

1172000 открывается. Элемент И 14 закрыт до тех пор, пока очередной импульс генератора 9 не проходит через элемент И 13, элемент 17 задержки, время задержки которого меньше периода генератора 9, на R-вход триггера 12 (фиг. 2В) и не установит триггер 12 в нулевое состояние.

Таким образом, в описанном слу" 10 чае происходит исключение одного импульса из последовательности импульсов, поступающих на йход счетчика 2 (фиг. 22). Следовательно, переполнение счетчика 2 происходит позже ( на фиг. 23), временной сдвиг между входными импульсами и моментами переполнения счетчика 2 увеличивается, т.е. фазовый сдвиг между входным сигналом и сигналом, присутствующим 20 на выходе счетчика 2, увеличивается на величину th.q . Поскольку после поступления входного импульса триггер 12 находится в единичном состоянии, то через дополнительный выход 25 блока 1 на информационный вход запоминающего устройства 6 поступает логическая единица, которая и запи1шется в очередную ячейку устройства б.

Из описания и временных диаграмм

30 видно, что блок 1 управления совместно со счетчиком 2 представляет собой дискретную систему фазовой синхронизации, причем начальная фаза сигнала на выходе счетчика 2 q (t)

2 отслеживает изменение фазы входного сигнала Ср в„ (t): ч> (t) = qb„(t) + q »„ (t) + ьц (1) гдето, „() — динамическая погрешность, которая оказывается меньше величины дискретности в том случае, когда скорость изменения фазы вход ного сигнала удовлетворяет неравенству

dU-y(t) 2Т

2 (z) что накладывает ограничения на полосу входного сигнала.

Из описания видно, что команды, в соцтветствии с которыми производится изменение фазы сигнала на выходе счетчика 2, последовательно одна за другой записываются в запоминающее устройство 6.

После того, как в начальный момент времени триггер 10 установлен в нулевое состояние, а в третий счетчик 7 импульсов записан дополнительный код числа (-К), импульсы генератора 9 начинают поступать на вход третьего счетчика 7 импульсов, в то же время через закрытый элемент И 8 на вход дополнитлеьного блока 3 управления они не проходят. После поступления К-ro импульса на выходе счетчика 7 появляется импульс переполнения, который устанавливает триггер 10 в единичное состояние. Таким образом, через время задержки

К г которое в предлагаемом устройстве должно быть больше периода входного сигнала, импульсы генератора 9 начинают поступать на вход дополнительного блока 3 управления. Далее дополнительный блок 3 управления, второй счетчик 4,импульсов, элемент 5 задержки и запоминающее устройство 6 работают следующим образом.

Поскольку триггер 19 находится первоначально в нулевом состоянии, то элемент И 20 закрыт, элемент И 21 открыт. Так как первоначально все разряды второго счетчика 4 импульсов установлены в единичное состояние, то первый же импульс, поступающий на его вход, вызывает переполнение счетчика 4. Импульс переполнения проходит на выход дискретной линии задержки, а также на, вход управления считывания запоминающего устройства 6 (фиг. 2), момент t<). В запоминающем устройстве 6 производится считывание из первой ячейки, в которую записана информация. Если считывается логическаы единица (фиг. 2и), что соответствует записанному логическому нулю, то работа блоков 3-5 далее осуществляется следующим образом.

Выходной импульс (фиг. 2 ) поступает на элемент 5 задержки и появляется на его выходе в момент времени t< (фиг. 2 ). Время задержки элемента 5 должно быть больше времени считывания из запоминающего устройст« ва 6, но меньше периода генератора 9, Тогда в момент t элемент И 22 зак6 рыт, а элемент И 23 — открыт. Импульс с выхода элемента 5 проходит через элемент И 23 на вход элемента ИЦИ 25, где добавляется к импульсной последовательности, постоянно действующей на вход дополнительного блока 3 управ/

1172 ления. Вследствие добавления одного импульса (фиг. 2g) переполнение второго счетчика 4 импульсов произойдет на время 1jfz раньше, (момент времени t, фиг. 21 ), что соответствует уменьшению начальной фазы выходного сигнала на величину Ьу.

Если при поступлении выходного импульса на вход уп1 авления считыва-, ния запоминающего устройства 6 на 10

его выходе появится логический ноль (t на фиг. 2 ц ), что соответствует записанной логической единице, то работа блоков 3-6 осуществляется следующим образом. 15

Выходной импульс проходит через, элемент 5 задержки и появляется на дополнительном входе блока 3 в момент времени t> (Фиг. 2 ;), когда элемент H 22, подключенный к S-ÿõoäó 20 триггера 19, открыт, а элемент И 23 закрыт. Следовательно, в момент времени t триггер 19 установится в единичное состояние, после чего элемент И 21 закроется, а элемент И 20 25 откроется. Это состояние сохраняется до тех пор, пока следующий импульс генератора 9 с входа элемента И 8 не пройдет через элемент И 20 и элемент 24 задержки, время задержки которого меньше периода генератора 9, на R-вход триггера 19 и установит его в исходное состояние. Следовательно, в описанном случае производится исключение одного импульса из последовательности импульсов, приходящих на вход счетчика 4 (фиг.2A).

Таким образом, переполнение счетчика происходит на один такт позже (момент tqна фиг, 2)) что соответ 4р ствует увеличению начальной фазы выходного сигнала на величину

При поступлении каждого сле;,ующе- го импульса переполнения счетчика 4 на выход дискретной линии задержки работа блоков 3-6 осуществляется в зависимости от считываемой из за1поминающего устройства информации аналогично описанной.

Из описания и временных диаграмм видно, что спустя время задержки 7, дополнительный блок 3 управления пов000 8 торяет команды IIo изменению начальной фазы 2() на выходе счетчика 2 импульсов. Поэтому и начальная фаза (n (t) импульсной последовательности Т ЬЬ|У на выходе второго счетчика 4 изменяется также, как и Q2 (t)

q „„ (e) = q (t - )

Если учесть формулу (1) и условие (2), то можно записать

Чвы. () = Чь,(-") 44ин (—.) «+

+ Qg w(f (t ) (3)

Начальные фазы сигналов в формуле (3) можно выразить через моменты появления соответствующих импульсов на входе t sx 1 и выходе t Sbll 2

4 алых (t) = + f tgvix i— 1 ьк (t ) = 2«f tIt, — 2Я (— f7)

После подстановки в ФормУлу (3), окончательно получается л

t Sbl1r, t )r;+ +" т.е. момент появления i-го импульса на выходе цискретной линии отстоит от момента появления i— - ro импульса л на входе на время

В предлагаемом устройстве разрядность запоминающего устройства 6 равна единице, поэтому при ошибочном считывании информации из запоминающего устройства происходит изменение времени задержки на величину

S==+ 2f

Если вероятность возникновения ошибки равна Р, а ошибки противопо-Г Ф ложных знаков (+2f, ) и (-2f, ) равновероятны, то среднеквадратическое отклонение времени задержки за один период равно

-! б"„= 2f Р

При работе дискретной линии задержки в течение времени t вследст,вие накопления ошибок среднеквадратическое отклонение времени задержки ,составит

t!-(t) =fthm = 2f Дсг

Если, например, f= 10 кГц, f = 1 МГц, .n = 7, о = 3600 с, Р

10, то б„ (3600) = 12 10 с, что более чем в 1О раз меньше, чем среднеквадратическое отклонение времени задержки, получающееся при тех же исходных данных в известном устройстве.

1 1 72000

ВХО! 172000

Составитель А.Титов

Техред А.Бабинец Корректор М.Розман

Редактор А.Шандор

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4

У

Заказ 4916/51 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5