Устройство для измерения показателя группирования ошибок в дискретном канале связи

 

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В ДИСКРЕТНОМ КАНАЛЕ СВЯЗИ по авт. св. № 1016845, отличающеес я тем, что, с целью повьшения достоверности путем измерения дополнительных характеристик потока ошибок, в устройство введены дополнительный мультиплексор счетчиков, переключатель этапов измерения, фор мирователь импульсов, первый и второй промежуточные накопители, второй дополнительный переключатель, второй датчик константы управления, пятый и шестой элементы ИЛИ, дополнительный управляющий триггер, переключатель задержки, элемент задержки , V счетчиков, первый выход переключателя режима работы подключен к установочному входу формирователя импульсов, прямой выход которого подключен к входу генератора управляющих импульсов, к установочному входу дополнительного управляющего триггера, к первому управляющему входу переключателя этапов измерения и к первому управляющему входу второго дополнительного переключателя, первые сигнальные входы которого соединены с выходами второго датчика константы управления, выходы третьего счегчика импульсов соединены с соответствующими входами первого дополнительного переключателя через второй дополнительный переключатель, второй выход переключателя режима работы соединен с соответствующими входами триггеров через счетчиков, инверсный выход формирователя импульсов подключен к вторым управляющим входам второго дополнительного переключателя и переключателя этапов измерения , информационный вход и первый и второй выходы которого соединены соответственно с выходом четвертого разряда регистра сдвига, с .. входом пятого разряда регистра сдвига и с объединенными третьим входом первого элемента ИЛИ и первым вхоое дом пятого элемента ИЛИ, второй, третий и четвертый входы которого т соединены соответственно с выходами первого, третьего и десятого раз-, рядов регистра сдвига, а выход пятого элемента ИЛИ подключен к установочному входу дополнитель.юго уп равляющего триггера, вход сброса которого соединен с выходом элемента задержки и с первым входом шестого элемента ИЛИ, второй вход которого соединен с первьпч выходом переключателя задержки, лервый и второй управляющие входы, информационный вход и выход которого соединены соответственно с инверсным и прямым выходами дополнительного управляю

COOS COBETCHHX

РЕСПУБЛИН (sl)4 Н 04 В 3 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

О©

Ql ф5 ив, 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1016845 (21) 3719916/24-09 (22) 03.04.84 (46) 15. 10.85. Бюл. У 38 (72) А.П. Чепиков, Н.П.Трегубова и Г.П. Брызгина (71) Ленинградский электротехнический институт им. проф.М.А.Бонч-Бруенича (53) 621.395.664(088,8) (56) Авторское свидетельство СССР

1016845, кл. Н 04 В 3/46, 1982. (54) (57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ

ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В

ДИСКРЕТНОМ КАНАЛЕ СВЯЗИ по авт. св. Ó1016845, отличающеес я тем, что, с целью повьппения достоверности путем измерения дополнительных характеристик потока ошибок, в устройство введены дополнительный мультиплексор счетчиков, переключатель этапов измерения, фор мирователь импульсов, первый и второй промежуточные накопители, второй дополнительный переключатель, второй датчик константы управления, пятый и шестой элементы ИЛИ, дополнительный управляющий триггер, переключатель задержки, элемент задержки, г счетчиков, первый выход переключателя режима работы подключен к установочному входу формирователя импульсов, прямой выход которого подключен к входу генератора управляющих импульсов, к установочному входу дополнительного управляющего триггера, к первому управляющему входу переключателя этапов измерения и к первому управ„„Я0„„1185617 A ляющему входу второго дополнительного переключателя, первые сигнальные входы которого соединены с выходами второго датчика константы управления, выходы третьего сче чика импульсов соединены с соответствующими входами первого дополнительного переключателя через второй дополнительный переключатель, второй выход переключателя режима работы соединен с соответствующими входами

I триггеров через г счетчиков, инверсный выход формирователя импульсов подключен к вторым управляющим входам второго дополнительного переключа- Е теля и переключателя этапов измерения, информационный вход и первый и второй выходы которого соединены С соответственно с выходом четвертого разряда регистра сдвига, с входом пятого разряда регистра сдвига и с объединенными третьим входом первого элемента ИЛИ и первым вхо- 0 дом пятого элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с выходами первого, третьего и десятого раз-. рядов регистра сдвига, а выход пятого элемента ИЛИ подключен к установочному входу дополнительного управляющего триггера, вход сброса которого соединен с выходом элемента задержки и с первым входом шестого элемента ИЛИ, второй вход которого соединен с первыи выходом переключателя задержки, первый и второй управляющие входы, информационный вход и выход которого соединены соответственно с инверсным и прямым выходами дополнительного управляю1185617

f0 щего триггера, с вторым выходом генератора управляющих импульсов и входом элемента задержки, выход шестого элемента ИЛИ подключен к тактовым входам дополнительного регистра сдвига и регистра сдвига, выхоД счетчика времени подключен к входу сброса формирователя импульсов, выходы разрядов счетчиков ошибок и счетчика времени подключены соответственно к входам мультиплек1

Изобретение относится к технике электросвязи и может использоваться при построении систем передачи дискретной информации.

Цель изобретения — повышение дос5 товерности за счет измерения дополнительных характеристик потока ошибок.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для измерения показателя группирования ошибок в дискретном канале связи содержит управляющий триггер 1, первый элемент ИЛИ 2, блок 3 фазирования, датчик 4 эталонных сигналов, блок 5 сравнивания, переключатель 6 режима работы, счетчик

7 времени, г делителей 8„ — 8» триггеров 9, — 9, г счетчиков 10„10, искаженных блоков, счетчик 11 ошибок, г +1 мультиплексоров 12„- 12 „ счетчиков, генератор 13 управляющих импульсов, ключ 14, второй и третий элементы ИЛИ 15 и 16, первый, второй и третий счетчики 17, 18 и 19 импульсов, первый дополнительный переключатель 20, датчик 21 константы управления, блок 22 памяти, общий

Мультиплексор 23, дешифратор 24, блок

25 вычислений, блок r6 индикации; а

30 блок 27 объединения сигналов, индикатор 28 конца вычислений, первый и второй элементы И 29 и 30,. регистр 31 сдвига с разрядами 1Ä - 31„ цополнительный регистр 32 с раз- З5 рядами 32> — 32, переключатель 33 этапов измерения, формирователь 34 импульсов, первый и втордй промесора счетчиков и дополнительного мультиплексора счетчиков через первый и второй промежуточные накопители, управляющие входы которых соединены с выходом третьего элемента ИЛИ, управляющие входы и выходы дополнительного мультиплексора счетчиков соединены соответственно с выходами первого счетчика импульсов и входами общего мультип ексора. жуточные накопит и 354 и 352, второй дополнительный переключатель

36, второй датчик 37 константы управления, пятый элемент ИЛИ 38, дополнительный управляющий триггер

39, переключатель 40 задержки, элемент задержки 41, шестой элемент

ИЛИ 42, г счетчиков 431 в 43 дополнительный мультиплексор 44 счетчиков.

Устройство работает следующим образом.

К моменту начала измерений сигнальный вход и вход синхроимпульсов устройства соединены с выходом дискретного канала связи.

Устройство работает в два этапа. о первом этапе производится измерение параметров потока ошибок в канале, он длится определенное время, называемое сеансом.

Счетчики 101 в 10 подсчитывают число искаженных блоков разной длины, причем число ошибок в блоках выбирается заранее. В счетчике 11 наканливается число ошибок за весь сеанс связи.

Длительность (длина) сеанса связи определяется скоростью работы дискретного канала и емкостью счетчика 7;

Она равна Т секунд, где Т вЂ” длительность бита (период синхроноимпульсов), I„ — емкость счетчика 7 °

Одновременно производится вычисление текущих и окончательного значений коэффициента ошибок.

При этом на цифровом табло блока

26 индикации высвечиваются значения числа ошибок (dc, dс), длина сеан1185617 са связи (L, L. ), а затем значения с С

t коэффициента ошибок (К „,, Кщ,), После окончания сеанса связи начинается второй этап, в котором производится вычисление частных % значений показателя группирования и его среднего значения.

Время вычисления зависит от быстродействия блока 25 вычислений, примененных микросхем, времени за- 10 держки элемента 41 и определяется генератором 13 управляющих импульсов.

При этом на цифровом табло блока

26 индикации последовательно высвечи.15 ваются общее число ошибок в сеансе (d ), число блоков определенной дли ы (дг) и частное значение показателя группирования {с(„).

После вычисления всех част- 20 ных значений показателя группиро" вания (11„ -И„ ) вычисляется, а затем высвечиваетсЯ на табло среднее значение показателя группирования эа сеанс связи. 2$

Информационные сигналы с помощью блока 3 фазирования, выделяющего из приходящей информации комбинацию синхронизации, осуществляют фазирование датчика 4. Блок 5 произво- 30 дит поразрядное сравнивание поступающей с датчика 4 эталонных сигналов с входной последовательностью. Результатом сравнения является поток ошибок, который поступает на пере- д ключатель 6. На другой вход этого переключателя поступают синхроимпуль" сы, сопровождающие поток ошибок.

Первый этап измерения начинается замыканием переключателя 6 (опера- 40 тором или автоматом), при этом поток ошибок (ошибке соответствует сигнал

"1") поступает на вход счетчика 11 и на входы счетчиков 43 — 43 ко1 торые служат для подсчета ошибок в соответствии с выбранным критерием искаженности — ю (блоки считаются искаженными, если число ошибок в нем )111). Далее сигнал с выходов счетчиков 43.1- 43> поступает на входы триг"g0 геров 9 - 9>--, синхроимпульсы, период которых равен длительности одного бита информации — на входы счетчика

7 и делителей 8 - 8 tn-ой ошибкой

pt триггеры 91 в 9 - устанавливаются в

1l tl г.

1, а импульсами с выходов этих триггеров счетчики 10 - 10 устанавли. ваются в состояние 1 111, Советчик f> также устанавливается в состояние

"1" непосредственно импульсом ошибки. Последующие импульсы, поступающие на входы г триггеров 9 — 9

1 Г не оказывают на них действия и, следовательно, не оказывают действия на счетчики 10 так как триггеры уже находятся в состоянии "1", и так до тех пор, пока триггеры 9 — ..

1 не переведутся в состояние "0". Такой перевод осуществляется импульсами с выходов делителей 8 — 8 посколь1 г ку на входы этих делителей поступают синхроимпульсы, импульсы появляются на их выходах с периодами и, 11 ° ° .,н: (бит), равными коэффициентам деления делителей. После того, как триггер

9„ — 9 вновь установлен в состояние

It 11

0, пришедший сигнал со счетчиков

431- 43 снова переводит его в состояние "1" и, следовательно, соответствующий счетчик 10 установлен в состояние "1". Это означает, что в счетчике 10„ зарегистрированы два искаженных блока длиной 11 бит. Так как коэффициенты деления делителей выбира1-тся из условиях и;<а и (и

itt (например, п 10, tt -- 30, .п1 100, п4 = 300, ny— = 1000 и т.д.), то числа искаженных блоков, накопленные в счетчиках 10„- 10г разные. Таким образом, за время сеансов (sa время замкнутого состояния переключателя 6) в счетчиках 10 — 10 накаплива. ется информация о числе (в двоичнодесятичном коде) искаженных блоков длиной л„ и, ° ц (числа 111 ф ° °

1:„) соответственна. В счетчике 11 накапливается общее число ошибок . в сеансе d, а в счетчике 7 - чис- ло, определяющее длительность сеанса связи. Эти цифровые данные удерживаются в счетчиках весь второй этап.

Вычисление текущих и окончательного значений коэффициента ошибок в канале осуществляется по формулам, сР

С1 с с

1 yttt =

1 с с где Ыс - текущее значение числа ошибок в момент вычисле" ния;

d - общее число ошибок за сеанс связиI

Э

r.t: - текущее значение длины сеанса связи в момент вычисления;

it-„ " длина сеанса связи. 11 85617

Вычисление значений К и К начинается после замыкания переключателя 6 режима работы и установления формирователя 34 в состояние

"1". При этом второй датчик 37 константы управления подключается через второй дополнительный переключатель 36 к первому дополнительному переключателю 20 и начинает работать генератор 13 уп-. равляющих импульсов, а управляющий триггер 1 переводится в состояние "1".

Действие устройства в режиме вычисления определяется работой регистра 31 сдвига. В начале процесса вычисления первый разряд 31„ переходит в состояние "1". В дальнейшем эта "1" продвигается вдоль по регистру 31 сдвига, при этом в каждый данный момент только один

Tf l l разряд находится в состоянии 1

Продвижение "1" в регистре 31 произ водится под воздействием импульсо6, вырабатываемых генератором 13.

Этот генератор на первом выходе выдает пачки импульсов, число которых в одной пачке равно числу десятичных разрядов счетчиков 7, 10„— 10„и 11.

На втором выходе генерируются одиночные импульсы, располагающиеся между пачками, "1" с выхода управляющего триггера 1 через первый элемент ИЛИ 2 поступает на вход регистра 3 1. Импульсом с второго выI ходы генератора 13 управляющий 1риг1гер 1 переводится в ".0". Этот же импульс, минуя элемент задержки 41 через переключатель 40 и шестой элемент ИЛИ 42 записывает "1" в первый разряд регистра 31 сдвига.

Импульсы с первого выхода генератора 13 начинают поступать в первый счетчик 17. Импульс с выхода первого разряда 31„ поступает на счетный вход третьего счетчика 19 и через третий элемент ИЛИ 16 замыкает ключ 14.

Емкость первого счетчика 17 определяется числом десятичных разрядов, принятым для счетчиков 7, 10„- 10„.и

11. Для примера примем, что в них установлено восемь разрядов. Тогда первый счетчик 17 должен быть выполнен в виде двоичного счетчика на три разряда (2 =8). Выход его в

30 рых вырабатываются датчиком 21 (если первый дополнительный переключатель

20 в правом по чертежу положении) или вторым датчиком 37 константы

35 управления (если первый дополнительный переключатель 20 — в левом положении) . Если цепи управления общего мультиплексора 23 получают сигналы управления от датчика 21, 40 то мультиплексорами 12„ - 12 „+„и общими мультиплексорами 23 образуется цепь пересылки сигналов .от счетчиков 11 к дешифратору 24 и далее к блоку 25 вычислений. Если сигналы

45 управления поступают от второго датчика 37, та образуется цепь пересылки сигналов от счетчика 7.

Для пересылки информации со счет-,чиков 7 и 11 в мультиплексор 12 +1

50 и дополнительный мультиплексор 44 сигнал переноса для превого и второго промежуточных накопителей

35„ и 35 формируется либо с первого разряда регистра 31 сдвига, 55 либо с третьего разряда этого регистра 31. В рассматриваемый момент (первый разряд 31 в состоянии "1")

1 первый дополнительный переключатель

20 этом случае выполнен в виде трех цепей — по одной от каждого разряда.

Эти цепи соединены с управляющими входами г+1 мультиплексоров 12 — 12

1 и дополнительного мультиплексора

44, с помощью которых устанавливается соединение одного из восьми разрядов к дого из счетчиков 7, 101

10 и 11 с выходами 1 +1 мультиt плексоров 12,, — 12.+, (состоящими из четырех цепей) . Последовательный выбор 1-ro, 2-ro, З-го..., 8-го разрядов для их пересылки в общий мультиплексор 23 и далее и дешифратор

24 и блок 25 вычислений осуществляется изменением состояния первого счетчика 17 последовательно от 1 до 8.

Для этого на его счетный вход необходимо подать последовательно восемь импульсов от генератора 13 через ключ 14. Общий мультиплексор 23 предназначен для соединения любой из входной групп цепей, каждая из которых состоит из четырех цепей, с выходной группой, состоящей из четырех цепей, соединенной с входом дешифратора 24. Выбор группы осуществляется цепями управления общего мультиплексора 23, сигналы для кото1185617

20 находится в правом полож нии, первый счетчик 17 — в состоянии "1".

Следовательно, с помощью мультиплексора 12„ и общего мультиплексора 23 первый разряд счетчика 11 пересылается через дешифратор 24 в блок 25 вычислений. При поступлении второго импульса в первый счетчик

17 пересылается второй разряд счетчика 11 в блок 25 вычислений. Далее пересылаются последовательно осталь. ные разряды числа, хранящегося в счетчике 11. Это значит, что в память блока 25 вычислений введено число d . Так как цифры (0...9) в блок 25 вводятся по принципу провод — цифра, то предусмотрен де- . шифратор 24 для преобразования двоич но-десятичного кода в десятичный.

Кроме цифр в блок 25 вычислений по отдельным цепям вводятся команды деление (!.), функция (F), логарифмирование (lg), память со сложением (ф.), извлечение из памяти и равняется (ИП=), запятая (,). (Перечисленные входные цепи блока

25 вычислений соответственно обозначены на чертеже). В том случае, когда цифры или команды должны вводиться от разных источников, предусмотрен блок 27 объединения сигналов.

Число d, введенное в память блока 25 вычислений, высвечивается на цифровом табло блока 26 индикации 1 до тех пор пока 1 в регистре 31 сдвига не продвинется в следующий разряд. Это продвижение происходит с задержкой, так как сигнал с первого разряда 31 через пятый элемент ИЛИ 38 устанавливает,на прямом выходе дополнительного управляющего триггера 39 сигнал "1" который переводит переключатель 40 в верхнее по чертежу положение. Следующий импульс с генератора 13 проходит по цепи через переключатель 40, элемент задержки И 41, шестой элемент ИЛИ 42 и появляется в цепи продвижения (на тактовом входе) регистра 31 с задержкой и записывает "1" во второй разряд регистра 31.

Величина задержки элемента задержки 41 выбирается с учетом време-. ни восприятия оператором измеряемого параметра с цифрового табло (несколько секунд).

Дополнительный управляющий триггер 39 сигналом с выхода элемечта задержки 41 устанавливается в исходное положение и переводит переключатель 40 в нижнее по чертежу положение.

И далее продвижение "1" в регистре 31 происходит либо без задержки после второго разряда 31 либо с задержкой после третьего и четвертого разрядов 31 и 31+.

Импульсом с выхода второго разряда 312 ключ 14 размьиается, одновременно этим импульсом через блок

27 вводится команда "," в блок 25 вычислений.

Третьим импульсом в цепи продвижения регистра 31 состояние "1" принимает третий разряд 31Э, в результате этого ключ 14 замкнут и сигнал переноса поступает во второй промежуточный накопитель 35> . Первый дополнительный переключатель 20 переходит в левое положение, через него с выхода датчика 37 в общем мультиплексоре 23 образуется цепь переноса цифр из счетчика 7 в дешифратор 24

На вход первого счетчика 17 посту" пает из генератора t3 пачка импульсов и на выходах первого счетчика 17 последовательно образуются двоичные комбинации 1.2,3..., с помощью которыхв мультиплексоре 12.", последовательГ+2 но образуются цепи для йереноса зна-: чений всех разрядов счетчика 7 через общий мультиплексор 23, дешифратор

24 в блок 25 вычислений. Таким образом я в блок 25 вычислений выдано первое текущее значение длины сеанса связи (Ы ). Это значение высвечивается . на цифровом табло блока 26 индикации до прихода следующего .импульса на тактовом входе регистра 31, который приходит с задержкой, так как сигнал с выхода третьего разряда 31З через пятый элемент ИЛИ 38 устанавливает на прямом выходе дополнительно- го управляющего триггера 39 сигнал

"1", который переводит переключатель

40 в верхнее по чертежу положение.

Когда-."1 появляется на выходе четвертого разряда 3 1<, то ключ 14 размыкается,в.блок 25 вычислений введена команда ИП=, одновременно "1" переходит через переключатель 33 и первый элемент ИЛИ 2 на вход регистра 31, подготовив цепь для сраба- тывания первого разряда 31„ реги1185617

10 пе.

55 стра 31. При этом результат деления значений dä íà 4, т.е. первое текущее значение коэффициента ошибок

К,, высвечивается на цифровом табло в течение времени, равндм времени задержки элемента задержки 41.

Следующим импульсом с второго выхода генератора 13 переводится в

"1" следующий разряд регистра 31 и начинается вычисление следующего значения текущего коэффициента ошиbore изложенным способом, отличающегося от первого коэффициента ошибок различными значениями чисел в счет- !5 чиках 7 и 11.

Аналогично после окончания сеанса связи подсчитывается окончательное значение коэффициента ошибок (K, ), оно переведено в память блока 20

25 и это значение появляется на цифрово . табло блока 28 индикации.

Начинается работа во втором этаНа выходе счетчика 7 времени появ- 25 ляется импульс, которым переключатель 6 размыкается, а формирователь

34 переводится в состояние "0".

При этом по цепям установки четвертый разряд 314 регистра 31 сдвига 30 устанавливается в "0", а управляющий триггер 1 - в "1не Импульсом с инверсного выхода формирователя 34 второй дополнительный переключатель

36 устанавливается в левое по чертежу положение, а переключатель 33 - в верхнее.

Работу устройства в режиме вычисления показателя группирования целе сообразно разбить на циклы: 40

1 и цикл - вычисление о с()

2) 45

11-й цикл — вычисление Ыс

% 2

Е (,,1„

К-й цикл — еычислеииею с с е . последний цикл - вычисление — (g + с . + g3 +... + l ) де,1, О 2,... Ы„ - пРомежУточные результаты вычисления;

d2, dr - число блоков дли ной n» n» ° ° ° n бит с одной или более ошибками; д„,,... пг — число бит в блоках, на которые разбивается измеряемая последовательность; — число градаций значений длины блока \, Блоками, которыми в основном опк ределяется действие устройства во втором этапе, является регистр 31 сдвига и дополнительный регистр

32 сдвига.

В 1-ом,..., - ом циклах r раз используются разряды регистра 3 1, а в последнем цикле однократно используются разряды дополнитечьного регистра 32.

Продвижение " .1" в первых двух разрядах регистра 31, вычисление и индикация числа d, ввод в блок

25 вычислений команды "," описано в первом этапе.

Третьим импульсом в цепи про" движения (на тактовом входе) регистра 31 состояние "1" принимает третий разряд 31з . В результате этого замкнут ключ 14. Первый дополнительный переключатель 20 переходит в левое положение, через него с выхода трет=его счетчика 19 цепями управления в общем мультиплексоре 23 образуется цепь для переноса цифр из счетчика 10 в дешифратор 24. На вход первого счетчика 17 поступает из генератора 13 пачка импульсов, . на выходах первого счетчика 17 последовательно образуются двоичные комбинации 1,2,3,..., с помощью которых в мультиплексоре 12й последовательно образуются цепи для переноса значений всех разрядов счетчика

101 — 10 через общий мультиплексор

23 и дешифратор 24 в блок 25 вычислений. Таким образом, в блок 25 вычислений введено число d,Следующим Импульсом в цепи продвижения регистра состояние "1" принимает червертый разряд 31 . Ключ

14 размыкается в блок 25 вычислений введена команда "ИП"=. Далее состояние "1" принимает пятый разряд 31, при этом в блок 25

1185617!

30 введена команда "F". Далее в сос11 If т оя ние 1 переходит шестой ря з ря и

3 <, в блок 2 5 в в ед ена команда

Далее в состояние " 1 " пер еходи т седьмой разряд 3 1, в блок 2 вв едена команда " " . Далее в состояние

" 1 " переходит восьмой разряд 3

Импульсом с e r o выхода при в оци т с я в действие блок 2 2 памяти, п р ед на з н я- О ч ен ный для формирования цифр овых э нач ений 1!>. n . Поскольку в p a c c Ма-т ри ва емом случае вычисляется о

7 ) блок 22 памяти выдает на своих выходах значенио (yf7„ . Если, на- 15 пример,f>7 = 10, блок 22 вЫдает импульс на выходе "1" (характеристика !о- 10. мантисса в данном случае равна нулю) .

Выбор одного из г значений логарифмов (констант), которые хранятся в блоке 22 памяти, осуществляется с выходов третьеI

ro счетчика 19 так же, как управляется общий мультиплексор 23. Число состояний общего мультиплексора

23 при управлении от третьего счетчика 19 равно г, число состояний блока 22 памяти также равно

После ввода в блок 25 вычислений цифрового значения fgn девятый раз1 ряд 31> регистра 31 переход-1т в состояние "1". Импульс с выхоца девятого разряда 31 поступает н с;ет-. ный вход втброго счетчика 18 и crepe= водит его в состояние "1". Так как второй счетчик 18 имеет прямой З5 и инверсный выходы, которые соединены с входами первого и второго элементов И 29 и 30.соответственно, состояние этих выходов в данном случае не изменяется (оно изме-няется тогда, когда второй счетчик

18 находится в состоянии ). Состояние "1" девятого разряда 31 передается через второй элемент И

30 и первый элемент ИЛИ 2 на вход регистра 31. Подготавливается цепь вторичного срабатывания перв >го разряда 31„ регистра 31. Десятый разряд 31„> переходит в состояние "1, в блок 25 введена команда одиннадцатый разряд 3117 переходит в состояние "1", в блок 25 введена команда "FII. Двенадцатый разряд

311> переходит в состояние "1", в блок 25 введена команда " n7.". Одно- 55 временно "1" переходит через к оро:: элемент И 30 и первый элемент ИЛИ 2 на вход регистра 31. Этим вновь подготовлена цепь для срабатывания первого разряда 31 регистра 31. На этом заканчивается первый цик1т вычисления, в результате которого блоком 25 вычислений подсчитано значение „, оно переведено в пам ть блока 25 для использования в дальнейших вычислениях.

Следующим импульсом с второго выхода генератора 13 переводится в

"1" первый разряд 31„: . Начинается второй цикл вычисления, который отличается от первого цикла состоянием второго и третьего счетчиков

18 и 19. Третий счетчик 19 импульсом с выхода первого разряда 31„ переведен в состояние "2", этим подготовлена возможность переноса информации (числа ol< ) со счетчика

10 (вместо 10 в первом цикле). Изменением состояния третьего счетчика 19, кроме того, подготовлено новое значение логарифма в блоке

22 памяти. Второй счетчик 18 также переходит в состояние "2", но выход его остается без изменения.

В остальном устрсйство во втором цикле работает так же, как в первом. В результате вычисления вычислено значение (с! 2)

%n2 оно введено в память блока 25, где суммируется с g7 т.е. в памяти блока 25 хранится K7+dg . Аналогично в циклах 3,... r: — îì вычислены и введены в память блока

22 суммированием.

ot, +42+ g + - - ° + " -, в .!--ом цикле второй счетчик 18 переходит в состояние г, на его прямом выходе появляется "1", а на инверсном — "0". В результате при переходе в "1" двенадцатого разряда 3 1„ подготавливается цепь для работы первого разряда 32, а не.

Э первого разряда 31 как это было в 1,2,3..., — 1 циклах г-й цикл заканчивается.

Аналогично первому этапу продвижение "1" в регистре 31 происходит либо без задержки, либо с задержкой послс соответствующих разрядов 311, 313,с 31„, так КЯк сигнал с выходЯ этих разрядов через пятый элемент

1185617

Далее переходит в "1" второй разряд

32, в блок 25 вводится команда

"ИП", Далее в " 1" переходит третий разряд 32>, в блок 25 вводится команда "+". Далее в "1" переходит четвертый разряд 32, в блок 25 вводится число, равное Ч. Далее в "1" переходит пятый разряд 32, в блок

25 вычислителей вводится команда ин

Одновременно загорается индикатор 28 конца вычислений. Цикл вычисления О закончен. В нем осуще" ствлено итоговое вычисление I ("г " "1

Результат вычисления проявляется на цифровом табло блока 26 индика-ции..

15

Составитель Е. Голуб

Редактор М. Митейко Техред.С.Мигунова.

Заказ 6439/59 Тираж 658

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4

ИЛИ 38 перебрасывает переключатель

40 в верхнее по чертежу положение, и последующий импульс на тактовом входе регистра 31 появляется с задержкой. Каждый раэ на цифровом

> табле блока 26 индикации в течение времени, равном времени задержки элемента задержки 4 1, высвечиваются значения параметрев: дс(когда " 1" первом Разряде 3 1 „ ) cf„, os ... d> (когда " 1" fl-раз появляется в третьем разряде 3 1 ) g o(... а( (когда "1" г. -раз появляется в десятом разряде 3110).

В последнем цикле вслед за срабатыванием двенадцатого разряда 31

12 срабатывает первый разряд 32, в блок

25 вычислений вводится команда "F"".

Корректор М, Максимишинец