Параллельный сумматор с контролем по четности

 

ПАРАЛЛЕЛЬНЫЙ СУММАТОР С КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок элементов И, блок элементов ИЖ, блок формирования параллельных переносов, блок формирования разрядных сумм, блок контроля по четности выходного переноса, блок предварительного формирования четности разрядных сумм и сумматор по модулю два, причем первые входы блоков элементов И и ИЛИ и блока формирования разрядных . сзгмм объединены и являются входом первого слагаемого параллельного сумматора, вторые входы блоков элементов И и ИЛИ и блока формирования разрядных сумм объединены и являются входом второго слагаемого параллельного сумматора, выходы блоков элементов И и ИЛИ соединены соответственно с входами генерации переноса и передачи переноса блока формирования параллельных переносов и с входами генерации переноса и передачи переноса блока контроля вы ходного переноса, входы переноса блока формирования параллельных переносов , блока формирования разрядных сумм, блсцка контроля по четности выходного переноса и блока предварительного формирования четности разрядных сумм объединены и являются входом переноса параллельного сумматора , выход разрядных переносов блока формирования параллельных переносов соединен с третьим входом блока формирования разрядных сумм, выход переноса из старшего разряда блока формирования параллельных переносов соединен с входом переноса из старшего разряда блока контроля по четности выходного переноса и является выходом переноса параллельного сумматора, выход блока формирования S разрядных сумм является выходом результата параллельного сумматора (/} и соединен с первым входом сумматора; по модулю два, выход которого является выходом ошибки результата параллеш ного сумматора, второй вход Сс: которого соединен с в гходом блока предварительного формирования четности разрядных сумм, входа контроль00 ных разрядов первогоj второго слага емых которого соединёны. с соответствующими входами параллельного 5N 00 сумматора, а выход ошибки выходного переноса блока контроля по четности выходного переноса является выходом ошибки выходного переноса параллельного сумматора, о .тли чающийся тем, что, с целью повьш1ения быстродействия и уменьшения количества оборудования параллельного сумматора, в него введены блок элементов И-НЕ и блок элементов ИЛИ-НЕ, а блок предварительного формирования четности разрядных сумм содержит группу элементов И, элемент ИЛИ и сумматор по модулю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (11) 8 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ.: g>

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ а >. (21) 3730785/24-24 (22) 16.04.84 (46) 23.10.85. Бюл. Н- 39 .,(72) Б.Г.Лысиков и А.В.Яковлев (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

У 739535, кл. G 06 F 11/00, 1977.

Ф.Селлерс. Методы обнаружения ошибок в работе ЭВМ. - N.: Мир

1972, с. 130-136, фиг. 7.10. (54) (57) ПАРАЛЛЕЛЬНЬЙ СУММАТОР С

КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок элементов И, блок элементов

ИЛИ, блок формирования параллельных переносов, блок формирования разрядных сумм, блок контроля по четности выходного переноса, блок предварительного формирования четности разрядных сумм и сумматор по модулю два, причем первые входы блоков элементов И и ИЛИ и блока формирования разрядных сумм объединены и являются входом первого слагаемого параллельного сумматора, вторые входы блоков элементов И и ИЛИ и блока формирования разрядных сумм объединены и являются входом второго слагаемого параллельного сумматора, выходы блоков элементов И и ИЛИ соединены соответственно с входами генерации переноса и передачи. переноса блока формирования параллельных переносов и с входами генерации переноса и передачи переноса блока контроля выходного переноса, входы переноса

> блока формирования параллельных переносов, блока формирования разрядных сумм, блока контроля по четности выходного переноса и блока предвари(5()4 G 06 F 7/385; G 06 F 11/10 тельного формирования четности разрядных сумм объединены и являются входом переноса параллельного сумматора, выход разрядных переносов блока формирования параллельных переносов соединен с третьим входом блока формирования разрядных сумм, выход переноса из старшего разряда блока формирования параллельных переносов соединен с входом переноса из старшего разряда блока контроля по четности выходного переноса и явля- . ется выходом переноса параллельного сумматора, выход блока формирования разрядных сумм является выходом результата параллельного сумматора и соединен с первым входом сумматора: по модулю два, выход которого является выходом ошибки результата параллельного сумматора, второй вход с которого соединен с выходом блока предварительного формирования четности разрядных сумм, входы контрольных разрядов первого, второго слага- 00 емых которого соединены с соответствующими входами параллельного сумматора, а выход ошибки выходндго переноса блока контроля по четности выходного переноса является выходом ошибки выходного переноса параллельного сумматора, о.тл и ч а ю шийся тем, что, с целью повышения быстродействия и уменьшения количества оборудования параллельного сумматора, в него введены блок элементов И-НЕ и блок элементов ИЛИ-НЕ, а блок предварительного формирования четности разрядных сумм содержит группу элементов И, элемент ИЛИ и сумматор по модулю

11В716Я два, причем первые выходы первого, второго, третьего, четвертого, пятого и шестого элементов И группы объединены и подключены к выходу блока элементов И, первые входы седьмого, восьмого, тринадцатого и четырнадцатого элементов И группы объединены и подключены к выходу; блока элементов. И-HE первые входы девятого, десятого, одиннадцатого и двенадцатого элеметов И группы объединены и соединены с выходом блока элементов ИЛИ-НЕ, вторые входы первого, четвертого, девятого и тринадцатого элементов И группы объединены и соединены с выходами блока элементов И-НЕ, вторые входы второго, шестого, десятого, одиннадцатого и двенадцатого элементов И группы объединены и подключены к выходу блока элементов И, вторые входы третьего, пятого и четырнадцатого элементов И группы объединены и подключены к вы- ходу блока элементов ИЛИ-НЕ, вторые входы седьмого и восьмого элементов

И группы объединены и соединены с выходом блока элементов ИЛИ, третьи входы первого и девятого эле-: ментов И группы объединены и подключены к выходу блока элементов ИЛИ, третьи входы второго, третьего, седь мого, двенадцатого и четырнадцатого элементов И,группы объединены и подключены к выходу блока элементов И, третьи входы четвертого, пятого, десятого и одиннадцатого элементов И группы объединены и подключены к выходу блока элементов И-.НЕ, третьи входы шестого,. восьмого и тринадцатого элементов И группы объединены и подключены к выходу блока элементов

ИЛИ-НЕ, четвертые входы первого, (!

Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств, в которых контроль организован ло четности, а используемые сумматоры формируют разрядные лереносы параллельным способом. второго, четвертого, седьмого, одиннадцатого и четырнадцатого элементов И группы объединены и подключены к выходу блока контроля выходного переноса, четвертые входы третьего, шестого, восьмого, девятого, двенадцатого и тринадцатого элементов

И группы объединены и подключены к входу переноса сумматора, четвертые входы пятого и десятого элементов И группы объединены и подключены к выходу блока элементов ИЛИ, выходы элементов И группы соединены с соответствующими входами элементов ИЛИ, вы".. ход которого соединен с первым входом сумматора по модулю два блока предварительного формирования четности разрядных сумм, второй и третий входы которого являются соответственно входами контрольных разрядов первого и второго слагаемых блока предварительного формирования четности разрядных сумм, выход сумматора по модулю два является выходом блока, первые входы блоков элементов И-НЕ, ИЛИ-HE подключены к входу первого слагаемого параллельного сумматора, выход блока элементов И-НЕ соединен с входом генерации переносов блока контроля по четности выходного переноса, вторые входы блоков элементов

И-НЕ и ИЛИ-НЕ подключены к входу второго слагаемого параллельного сумматора, выход блока элементов ИЛИ-НЕ соединен с входом передачи переносов блока контроля по четности выходного переноса, выход инверсного значения выходного переноса которого соединен с четвертым входом одиннадцатого элемента И группы блока предваритель. ного формирования четности разрядных сумм.

Цель изобретения — повышение быстродействия и уменьшение количества оборудования.

На фиг. 1 показана структурная

5 блок-схема параллельного сумматора с контролем ло четности; на фиг. 2— функциональная схема блока контроля

11871 по четности выходного переноса; на фиг. 3 — функциональная схема блока предварительного формирования четности поразрядных сумм.

Параллельный сумматор с контролем по четности изображений (фиг. 1) содержит блок 1 элементов И, бл к 2 элементов ИЛИ, блок 3 элементов И-НЕ, блок 4 элементов ИЛИ-НЕ, блок 5 формирования параллельных переносов, 10 блок 6 предварительного формирования четности разрядных сумм, блок 7 контроля по четности выходного переноса, блок 8 формирования разрядных сумм, сумматор 9 по модулю два, вход 10 15 первого слагаемого сумматора, вход

11 второго слагаемого сумматора, вход 12 переноса сумматора, вход 13 контрольного разряда первого слагаемого сумматора, вход 14 контроль-" ного разряда второго слагаемого сумматора, выход 15 ошибки результата сумматора, выход 16 результата сумматора, выход 17 переноса сумматора, выход 18 ошибки выходного пере- 25 носа сумматора.

Блок 7 контроля по четности выходного переноса (фиг. 2) содержит элементы ИЛИ 19-22, элемент И 23, элементы НЕ 24 и 25, элементы И 26-30 и элемент ИЛИ 31.

Блок 6 предварительного формирования четности разрядных сумм (фиг. 3) содержит элементы И 32-45, элементы ИЛИ 46 и сумматор 47 по модулю два. . Параллельный сумматор с контролем по четности работает следующим образом.

Первое и второе слагаемые поступают на входы первого и второго сла гаемых элементов И, ИЛИ, И-НЕ, ИЛИ-НЕ блоков 1-4 соответственно и на соот68 4 ветствующие входы блока 8 формирования разрядных сумм, а контрольные разряды этих слагаемых поступают на входы контрольных разрядов блока 6 предварительного формирования четности разрядных сумм. В блоках 1-4 элементов И, ИЛИ, И-НЕ, ИЛИ-НЕ формируются соответственно функции генерации и передачи переноса и их инверсии, которые поступают на соответствующие входы блока 5 формирования параллельных переносов, блока

6 предварительного формирования чет. ности разрядных сумм и блока 7 контроля по четности выходного переноса.

Входной перенос поступает на входы переноса блоха 6 предварительного формирования четности разрядных сумм, блока 7 контроля по четности выходного переноса, блока 8 формирования разрядных сумм и блока 5 формирования параллельных переносов, в котором формируются разрядные переносы, поступающие на соответствующие входы блока 8 формирования разрядных сумм, и выходной перенос, поступающий на выход 17 параллельного сумматора и на соответствующий вход блока 7 контроля выходного переноса, который формирует на выход 18 параллельного сумматора сигнал ошибки выходного переноса. На первый и второй входы сумматора 9 по модулю два поступают соответственно разрядные суммы с выхода блока 8 формирования разрядных сумм и четность разрядных сумм, поступающая с выхода блока 6 предварительного формирования четности разрядных сумм. Выход сумматора по модулю два является выходом ошибки результата параллельного сумматора. На выход 16 результата параллельного сумматора поступают разрядные суммы с блока 8 формирования разрядных сумм.

1187168

10 11 12

»astes

)187168 йокуУ

Заказ 6551/54

Тираж 709

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель И. Иваныкин

Редактор Н. Данкулич Техред М,Гергель Корректор М. Демчик