Многокоординатный цифровой интерполятор

 

1. МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий при интерполяции по и координатам И -1 блок двухкоординатной интерполяции, подключенный первым входом к выходу второй координаты предьщущего блока двухкоординатной интерполядаи, вход первого блока двухкоординатной интерполяции подключен к входу счетчика перемещений и к первому входу многокоординатного цифрового интерполятора, первый и второй выходы каждого из блоков двухкоординатной интерполяции соединены соответственно с выходами и -1 и ц координаты многокоординатного цифрового интерполятора , отличающийся тем, что, с целью повышения быстродействия устройства , в него введены два RS -триггера, реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывания, счетчик адреса записи, а в каждый блок двухкоординатной интерполяции введены два буферных регистра и два блока оперативной памяти, а также блок управления режимом записи и считывания, первый и второй выходы KOTOpoio соответственно через счетчик адреса считывания и счетчик адреса записи соединены с входами блока злементов ИЛИ, управляющие выходы - с управляющими входами блоков оперативной памяти, адресные входы которых подключены к соответствующим выходам блока злементов ИЛИ, информационный вход - к выходу соответствующего буферного регистра, а выходы всех блоков оперативной памяти, кроме первого и И -го, -- к соответствующим входам соответствующих блоков двухкоординатной интерполяции, выход первого блока оперативной памяти соединен с информационным входом счетчика перемещений, а выход п. -то блока оперативной памяти - к выходу многокоординатного цифрового интерi полятора, первый установочный выход блока управления режима записи и считывания под (Л ключен к К -входу первого R S -триггера, второй установочный выход - к R -входу второго RS-триггера, прямые выходы первого и второго RS -триггеров соединены соответственно с суммирующим и вычитающими входами реверсивного счетчика и с первыми го входами первого и второго элементов И-НЕ, выходы которых подключены к первому и к второму входам блока управления режиЮ мом записи и считывания, а также к второму 4;: входу соответственно второго и первого элементов И-НЕ, третий вход второго элемента «35 И-НЕ соединен с выходом реверсивного счетчика, 5 -вход первого RS-триггера подключен к выходу счетчика перемещений, а S-вход второго Я.5-триггера - к второму входу многокоординатного цифрового интерполятора , третий вход которого соединен с . третьим входом блока управления, режимом записи и считывания. 2. Устройство по п. 1, о т л и ч а ю -. щ е е с я тем, что блок управления режимом записи и считывания, содержит регистр сдвига, два J) -триггера, четыре элеменй

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU,,„, 1200246 (59 4 G 05 В 19 18

С: с Р

Ю

Ю

Ю

4ь

С5 (21) 3754503/24 — 24 (22) 14.06;84 (46) 23.12.85. Бюл.. N 47 (71) Харьковский политехнический институт им В. И. Ленина (72) В, М. Мурза, М. Н. Огранович, О. Г. Простаков, Ю. А. Раисов, В. Н.. Спасский и В. С. Тройников . (53) 621.503.55 (088.8) (56) Сосонкин В. Л., Михайлов О. П. и др.

Программное управление станками. М.: Машиностроение, 1981, с. 227-248.

Авторское свидетельсгво СССР N 966685, кл. 6г 05 В 19/18, 1981. (54) (57) 1. МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий при интерполяции по г1 координатам 1 -1 блок двухкоординатной интерполяции, подключенный первым входом к выходу второй координаты предыдущего блока двухкоординатной интерполяции, вход первого блока двухкоординатной интерполяции подключен к входу счетчика перемещений и к первому входу многокоординатного цифрового интерполятора, первый и второй выходы каждого из блоков двухкоординатной интерполяции соединены соответственно с выходами и -1 и g координаты многокоординатного цифрового интерполятора, отличающийся тем, что, с целью повышения быстродействия устройства, в него введены два R S -триггера, реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывания, счетчик адреса записи, а в каждый блок двухкоординатной интерполяции введены два буферных регистра и два блока оперативной памяти, а также блок управления режимом записи и считывания, первый и второй выхоцы которого соответственно через счетчик адреса считывания и счетчик адреса записи соединены с входами блока элементов ИЛИ, управляющие, выходы — с управляющими входами блоков оперативной памяти, адресные входы которых подключены к соответствующим выходам блока элемен.тов ИЛИ, информационный вход — к выходу соответствующего буферного регистра, а выходы всех блоков оперативной памяти, кроме первого и И -ro, — к соответствующим входам соответствующих блоков двухкоор- динатной интерполяции, выход первого блока оперативной памяти соединен с информационным входом счетчика перемещений, а выход h -го блока оперативной памяти — к выходу многокоординатного цифрового интерполятора, первый установочный выход блока управления режима записи и считывания подключен к Я -входу первого $S-триггера, второй установочный выход — к R -входу второго R S-триггера, прямые выходы первого и второго RS -триггеров соединены соответственно с суммирующим и вычитающими входами реверсивного счетчика и с первыми входами первого и второго элементов И-НЕ, выходы которых подключены к первому и к второму входам блока управления режимом записи и считывания, а также к второму входу соответственно второго и первого элементов И-HF., третий вход второго элемента

И-НЕ соединен с выходом реверсивного

I Г счетчика, 5 -вход первого RS -триггера подключен к выходу счетчика перемещений, а

S -вход второго R8-триггера — к второму входу многокоординатного цифрового интерполятора, третий вход которого соединен с . третьим входом блока управления, режимом записи и считывания.

2. Устройство по п. 1„o т л и ч а ю —. щ е е с я тем, что блок управления режимом записи и. считывания. содержит регистр сдвига, два j) -триггера, четыре элемента

1200246

И-НЕ, два элемента И и элемент ИЛИ-НЕ, входы которого соединены с выходами первого и второго элементов И, первые входы которых соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов. И-НЕ и с инверсными выходами соответствующих )} - триеров, а вторые входы. — с соответствующими выходами регистра сдвига, вторые входы первого и второго элементов И-НЕ соединены с, третьим выходом регистра сдвига, а вторые входы третьего и четвертого элементов И-НЕ

:подключены к:четвертому выходу регистра сдвига, третьи входы второго, третьего и чет.-; вертого элементов И-НЕ соединены с тактовым входом регистра сдвига, а выходы

Изобретение относится к технике автоматизированного управления производственными процессами и может быть использовано для ускоренного преобразования и контроля управляющих программ для станков с число- 5 вым программным управлением (ЧПУ) и

||ля построения систем ЧПУ высокого быстродействия.

Цель изобретения — повышение быстродействия устройства.

1 f0

Новизна устройства заключается в том, что обеспечивается чередование и синхронизация режимов записи информации в блоках оперативной памяти и считывания ее из блоков, и при этом запись всех информационных слов одного кадра в ячейки памяти блоков опера- . тивной памяти, так же как и их считывание в рабочие Регистры, интерполятора, осуществляется за один такт. А это в сочетании с быстродействующим операционным устройством 20 интерполятора позволяет производить ускоренное преобразование и контроль геометрии управляющей программы любой информационной емкости при конечной. емкости памяти блоков оперативной памяти без занижения 25 скорости обработки коротких участков программы.

На фиг. 1 представлена функциональная схема интерполятора; иа фиг. 2 — схема блока оперативной памяти; на фиг. 3 — 30 схема блока управления режимом записи-считывания; на фиг. 4 — временная диаграмма импульсных последовательностей; на фиг. 5 схема блока двухкоординатной интерполяции. с -входами соответственно первого и второго 3 -xpmrrepos, Э -входы которых подклю чены к первому и второму управляющим входам блока управления режимом записи и считывания, Г-вход первого 1} -триггера соединен с первым выходом регистра сдвига, а С -вход второго I} - триггера. — с четвертым выходом регистра сдвига и с вторым

его входом, прямой выход второго 3 -триггера и инверсный выход первого 3-три|тера подключены к управляющим выходам блока управления режимом записи и считывания, выходы первого и третьего элементов

И-НЕ соединены с первым и вторым выходами блока управления режимом записи и считывания.

Иитернолятор содержит первий К 5 -триггер

1, реверсивный счетчик 2, второй RS-триггер 3, первый элемент И-НЕ 4, второй элемент И-НЕ 5, блок 6 управления записисчитывания, регистр-счетчик 7 адреса считывания, регистр-счетчик. 8 адреса записи, группу элементов ИЛИ 9, счетчик 10 перемещений

h-1 блоков 11 двухкоординатной интерполяции, и| блоков 12 оперативной памяти (ОУ) и и буферных регистров 13.

Блок оперативной памяти (фиг.2) содержит

f элементов 14 оперативной памяти; блок управления режимом записи и считывания (фнг. 3) содержит регистр 15 сдвига, > -григ геры 16 и 17, элементы И-НЕ 18, и 19, элементы И,20 и 21, элементы Й-НЕ 22 и

23 и элемент ИЛИ-НЕ-24.

Блок двухкоординатной интерполяции (фиг. 5) содержит Э -триггер 25, элементы

И 26 и 27, регистр 28, элеменг 29 совпадения, сумматор 30, элемент 31 совпадения, и регистр 32.

Первоначально триггеры 1 и 3, регистрысчетчики 7 и 8, буферные регистры 13 устана. вливаются в нулевое состояние, а в реверсивный счегчик 2 заносится число, равное количеству слов, которое можно записать в блок 12.

С пуском фотосчитывающего устройства слова кадра последовательно из блока программы в двоичном коде заносятся в буферные регистры 13, причем в последнем регистре 13 формируется слово из всех команд кадра. Таким образом, к моменту поступле)200246

45 ния на 5 -вход триггера 3 сигнала "Конец форкадра" в регистрах 13 находятся все инфомационные слова кадра. Триггер 3 переходит в единичное состояние, с выхода элемента

И-НЕ 5 нулевой потенциал чоступает на второи вхоц блока 6, что является разрешающим сигналом для записи слов кадра из регистров 13 в блок 12. Блок 6 вырабатывает на своих управляющих выходах сигналы и

Разрешение" и "Запись" соответственно. Сиг- !О нал "Разрешение" подается на четвертые входы, а сигнал "Запись" по шине "Записьсчитывание™ вЂ” на третьи входы всех блоков 12. Происходит параллельная запись слов кадра из регистров 13 в блоки 12 по первому адресу, который подается с выходов регистра-счетчика 8 через группу элементов

ИЛИ 9 по адресной шине на вторые входы всех блоков 12. По окончании сигналов

"Разрешение" и "Запись" блок 6 на своем

20 втором выходе вырабатываает сигнал, который поступает на вход регистра- счетчика 8 и увеличивает его содержимое на единицу, а сигнал с второго установочного выхода блока 6 производит сброс всех регистров 13 25 и триггера 3, с выхода которого отрицательный перепад подается на вычитающий вход реверсивного счетчика 2, уменьшая его содержимое на единицу. В регистры 13 поступают информационные слова следующего кад-. ра программы.

Запись информации кадра в блоке 12 по следующему адресу происходит аналогично указанному, причем после очередной записи содержимое счетчика 2 уменьшается на единицу, а регистра-счетчика 8 увеличивается на единицу. В каждый регистр 13, а следовательно, и в кажщай блок 12 поступают только одноименные слова из программы. После записи информации программы по всем адресам блоков 12 регистр-счетчик .8 переполняется и автоматически выходит в нулевое состояние, т.е. на первый адрес блоков 12.

Счетчик 2 также выходит в нулевое состояние, а нулевой потенциал с его выхода поступает на третий вход элемента ИЛИ-НЕ 5 и запрегцает зались информационных слов следующего кадра из регистров 13 в блоки 12.

Фотосчигывающее устройство останавливается, информация, из блока программы в регистры 13 не поступает.

Запрос на считывание информации кадра из блоков 12 в операционное устройство интерполятора поступает на S -вход триггера

1, который при этом переходит в единичное состояние. Нулевой потенциал с выхода эле- 55 г мента И-НЕ 4 поступает на первый вход бло ка 6, что является разрешающим сигналом для считывания информации кадра из блоков 12 в операционное устройство интерполятора, Блок 6 вырабатывает на своих управлящих выхоцах сигналы "Разрешение" и "Считывание" соответственно. Происходит параллельное считывание слов кадра из блоков 12 по первому адресу, который подается с выходов регистра-счетчика 7 через группу элементов

ИЛИ 9 по адресной шине на вторые входы блоков 12. По окончании сигналов "Разрешение" и "Считывание" блок 6 на своем первом выходе вырабатывает сигнал, который поступа ет на вход регистра-счетчика 7 и увеличивает

его содержимое на единицу, а сигнал с первого установочного выхода блока 6 производит сброс триггера 1, с выхода которого отрицательный перепад подается на суммирующий вход реверсивного счетчика 2, увеличивая его содержимое на единицу, Так как реверсив:. ный счетчика 2 выходит из нулевого состояния, на его выходе появляется высокий потенциал, а на выходе элемента И-НЕ 5 — нуле. вой. Происходит запись информации кадра из регистров 13 в блоки 12 по адресу, указанному регистром — счетчиком 8, а в регистры 13 начинают поступать слова следуюшего кадра из блока программы. Таким образом, происходит постоянное пополнение блоков 12 информацией программы. При каждом считывании кадра программы из блоков 12 содержимое счетчика

2 и регистра — счетчика 7 увеличивается на единицу, причем с последним адресом блоков 12 регистр-счетчик 7 переполняется, выходит в нулевое состояние, т. е. на первый адрес блоков 12.

На триггерах 1 и 3 запоминаются запросы на считывание и запись соответственно, а число, находящееся в реверсивном счетчике 2, показывает наличие свободных г. -разрядных ячеек в каждом из блоков 12, где ь — количество двоичных разрядов в информацион-.. ном слове. На элементах И-НЕ 4 и 5 собраны схема запрета считывания из блоков 12 в момент записи и записи в блоки 12 в момент считывания. В момент записи на втором входе элемента И-НЕ 4 присутствует нулевой потенциал, запрещающий режим считывания.

Запись запрещается при наличии нулевого потенциала на третьем или втором входах элемента И-НЕ 5, причем на втором входе нулевой потенциал присутствует в момент считывания, а на третьем — при отсутствии свободных ячеек в блоках 12.

Большинство выпускаемых промышленностью микросхем ОЗУ имеют организацию

Кх1 разрядных слов, Представленная на фиг,2 функциональная схема блока 12 оперативной памяти, содержит 2 элементов 14 оперативной памяти, где 2 равно количеству:дво1200246 ичных разрядов информационного слова, заносимого в данный блок 12.

В каждом элементе 14 оперативной памяти обозначено: A, ..., 4и — адресные входы, — информационный вход данных, 9 „„— информационный выход данных, а р — вход сигнала "Разрешение", Зап.— счит. — вход сигнала "Запись — Считывание"; и — разрядшая адресная шина является вторым входом блока 12, где и — определяется емкостью. . и структурой элемента, причем одноименные входы всех элементов 14 запараллелены.

Третьим входом блока 12 являются запараллеленные входы "Зап,— счит," всех элементов

14, а четвертым — запараллеленные входы

"Разрешение", f-разрядная входная шина данных — первый вход блока 12, выходная шина данных также содержит f двоичных разрядов. Следовательно, каждый из блоков

12 имеет емкость Кх 2 разрядных слов.

Построение функциональной схемы блока

6 зависит от типа применяемых элементов

14 оперативной памяти.

Регистр 15 служит для формирования четырех импульсных последовательностей, разнесенных во времени. Временная диаграмма импульсных последовательностей представлена на фиг. 4. Первоначально в старший разряд регистра 15 заносится единица, в остальные — нули. С поступлением тактовой частоты на вход регистра 15 единица будет передаваться последовательно из разряда в разряд, так как выход последнего разряда. соединен с входом первого.

Работа устройства в режиме считывания заключается в следующем.

Нулевой потенциал при сигнале "Разрешение считывания™ поступает на Р -вход триггера

16, который переходит в нулевое состояние по переднему фронту сигнала импульсной последовательности,, а указанный сигнал проходит через элементы 20 и 24, поступает на выход схем и является сигналом "Разрешение". На прямом выходе триг-. гера 17 в данном режиме постоянно высокий потенциал, что является сигналом

"Считывание", Таким образом, необходимые сигналы для считывания информации выработаны. После чего иа выходе элемента ИНЕ 19 появляется сигнал, поступающий на выход, а сигнал, возникаклций на выходе элемента И-НЕ 18 производит возврат 3-триггера 16 в единичное состояние. Отрицательный перепад с инверсного выхода j)-триггера 16 подается иа выход схемы.

В режиме записи на Р-вход 3-триггера 17 поступает нулевой потенциал, т. е. сигнал "Разрешение записи". Триггер 17 пере. ходит в нулевое состояние по переднему фронту сигнала импульсной последовательности „, а указанный сигнал проходит через элементы И 21 и ИЛИ-НЕ 24 на выход

5 схемы. На прямом выходе )7 -триггера 17 в этом режиме присутствует нулевой потенциал, что является сигналом "Запись". Следовательно необходимые сигналы для записи

10 информации выработаны, После чего на выходе элемента И-НЕ 22 появляется сигнал, поступающий на выход схемы, а сигнал, возникающий на выходе элемента И-НЕ 23, производит возврат j) -триггера 17 в единич15 иое состояние. Отрицательный перейад с инверсного выхода P -триггера 17 подается на вход схемы.

Операционное устройство интерполятора состоит из и -1 блоков ll двухкоординатной интерполяции и счетчика 10 перемещений.

Исходными данными для интерполирования прямой в и-мерном пространстве, вводимыми из блоков 12 в рабочие регистры операционного устройства, являются: для первого блока 11 — приращение по первой координате

ЬХ„и сумма приращений по остальным координатам Ь Х;для второго блока 11

1 i?. приращение по второй координате А Х„и

30 сумма ЬХ„.и т. д.; для последнего блоlr "-3 ка 11 — -приращения по координатам Х„,,, и йМ„. В счетчик 10 вводится общая сумма и п ращений Ь Х;

j,-1

Система оценочных функций, реализуемых в устройстве, имеет вид 0 О„=а 9, Х,-ЬХ„Ч,, u =69ь "ъ "1 Чэ

В

"и-„= 3„Х -1- 6 - L3„„„ где U, lJ ..., U „— оценочные функИ и

1 шюи, а Д „= Ь Х; = К+1 =К+ 1

При интерполяции импульсы с заданной частотой поступают на вход первого блока 11 и счетчика 10. В первом блоке 11 по знаку оценочной функции U ïðîèçâîäèòñÿ посылка импульса либо на выход второй координаты и на первый вход второго блока 11 (Ц,,» О) с вычислением нового значения

7 1

Ц,(U, = U — 4Х„), либо на выход первой координаты и первый выход устройства х„(U, "- О) с вычислением нового значения

11„(U<" g, + ду ) Аналогичные операции происходят и в следующих блоках 11.

Таким образом, с каждым тактовым входным импульсом производится выдача сигнала по од- ™ ной из координат. Поэтому общее число тактов, необходимое для обработки участка, равно сумме приращений по всем координатам и

Ь х Счетчик 10, работающий на вычитание

7 =3 на вход которого поступает каждый тактовый импульс, фиксирует конец обработки кадра, а на его выходе возникает сигнал запроса на считывание информации следующего кадра.

В зависимости от знака оценочной функции

Ц; = Ду, „ х; -д Х ц, „триггер 25 находится в единичном или нулевом состоя нии, причем в единичном состоянии он находится при U < О, а в нулевом — при

1/„> О.

В исходном состоянии сумматор 30 и триггрр 25 устанавливаются в ноль, так как

U„= О. В регистр 28 вводится приращение

200246 д у;+„, а в регистр 32 — д Х„. Первый тактовый импульс проходит через .элемент И 27 на выход второй координаты и на вход схемы 31. Происходит передача дополнительного кода содержимого регистра 32 в сумматор 30 для.вычисления нового значения оценочной функции Ц; = 0 — д Х;,= -hX .

Если в сумматоре 30 появляется отрицательное число (l3; 0), на его выходе вырабатывается сигнал переполнения в виде высоко го потенциала, поступающего íà j)-вход триггера 25, который по заднему фронту поступившего на вход схемы тактового импульса устанавливается в единичное состояние. Следуt5 ющий тактовый импульс проходит уже через элемент И 26 на выход первой координаты и на вход элемента 29. Происходит передача прямого кода содержимого регистра 28 в сумматор 30 для вычисления нового значения

2о 0 = — ЬХ1 + d91

Если происходит изменение знака оценочной . функции, триггер 25 изменяет свое состояние на противоположное, и следующий тактовый импульс выйдет по другой координате, при

25 сохранении знака оценочной функции триггер

25 не изменяет своего состояния и следую щий тактовый импульс вьлщет по той же координате.

1200246

1200246

ЮНИТ

ИМЯ

CON

1200246

Составитель И.Швец

Техред О.Неце

Корректор М. Самборская

Редактор Р. Циника

Заказ 7865/52

Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал П11П Патент", г. Ужтород, ул. Проектная. 4