Устройство для контроля синхронизации

 

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных устройствах. Цель изобретения повьпнение достоверности контроля. Устройство содержит блоки 1 и 2 свертки по модулю два, счетные триггеры 3, 4, 5, 6, селектор 7, триггер 8 ошибки. Использование устройства обеспечивает регистрацию ошибки при пропадании сигналов или появлении помех при любом количестве импульсов, кроме кратных четырем. 3 ил.

Взамен ранее изданного

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„SU,» 12002 5д 4 С 06 F 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3666794/24-24 (22) 29.11.83 (46) 15.03.89. Бюл. № 10 (72) Г.Х.Каграманов, С.С.Абаджян, В.К.Оганесян и С.С.Серопян (53) 681 ° 3 (088 ° 8) (56) Авторское свидетельство СССР

¹ 920688, кл. G 06 F 1/04, 1979.

Авторское свидетельство СССР № 976436, кл. С 06 F 1/04, 1981. ! (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СИНХРОНИЗАЦИИ

Изобретение относится к области вычислительной техники и может быть использовано В цифровых вычислитель ных устройствах.

Целью изобретения является повышение достоверности контроля.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - схема блока синхронизации; на фиг. 3 — временная диаграмма работы устройства.

Устройства содержит блоки 1 и 2 свертки по модулю два, счетные триггеры 3-6, селектор 7, триггер 8 ошибки, выход 9 устройства, вход 10 начальной установки устройства, выходы

11-20 блока 21 синхронизации.

Блок 21 синхронизации включает задающий генератор 22, элемент НЕ 23 ° триггеры 24 элемент ИЛИ-НЕ 25, элементы И 26 первой группы, счетчик 27, дешифратор 28, элементы 29 И второй группы, элемент И 30, триггеры 31 и

32, элемент НЕ 33, выходы дешифратора 28-34, 35, 36. (57) Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных устройствах. Цель изобретенияповышение достоверности контроля.

Устройство содержит блоки 1 и 2 свертки по модулю два, счетные триггеры 3, 4, 5, 6, селектор 7, триггер

8 ошибки. Использование устройства обеспечивает регистрацию ошибки при пропадании сигналов или появлении помех при любом количестве импульсов кроме кратных четырем. 3 ил.

О

6

На фиг. 3 номера сигналов соответ- Щ ствуют элементу, на выходе которого формируется данный сигнал.

Работа блока синхронизации заклю- а чается в следующем.

Задающий генератор 22 генерирует импульсы, которые инвертируют элемент 23 НЕ и эти импульсы синхронизируют триггеры 24. Причем на синхровходы всех нечетных триггеров 24 подается прямая серия импульсов, а на синхровходы четных триггеров — ин-, © версная серия импульсов. Триггеры О©

24 образуют сдвигающий регистр.

Элемент ИЛИ-НЕ 25 позволяет осуществить непрерывный контроль работы регистра сдвига, исключая появление ложных состояний триггеров 2 и 4, а также приводит его в исходное состояние при включении питающего напряжения. В результате функционирования сдвигающего регистра формируются восемь сдвинутых относительно друг дру га серий импульсов (см. фиг. 3), ко1200268 торые через элементы И 26 второй группы подаются соответственно на выходы 11-18 блока 21.

Сигнал с инверсного выхода задаю5 щего генератора 22 поступает также на вход двухзарядного счетчика 27, который совместно с дешифратором 28 и элементом HE 23 формирует стробирующие импульсы 34, 35, 36 и с элементами 29 И первой группы синхросигналы 19 и 20.

Триггеры 31 и 32 предназначены для формирования управляющих сигналов, которые обеспечивают блокировку синхросигналов 11-18 без искажения последней серии синхроимпульсов при появлении ошибки.

При : отсутствии ошибки нет необходимости блокировки и на управляющий вход 9 подается уровень логического "0", который через элемент HE

33 поддерживает разрешающий уровень логической "1" на соответствующем входе элемента И 30 ° Тогда строб-им- 25 пульс с выхода элемента И 29, проходя через элемент И 30, устанавливает триггер 37 по единичному входу в состояние "1", от переднего фронта сигнала с выхода третьего элемента И

29 триггер 31 по нулевому входу вновь сбрасывается в состояние "0". Таким образом, при отсутствии ошибки на выходе триггера 31 непрерывно формируется импульсный сигнал (см. фиг.3), 35 который. перекрывает во времени синхроимпульсы 11, 12 и 13. Сигнал с выхода триггера 31 подается также на информационный вход триггера 32, прием информации В KQTopblH по синхровхо 40 ду производится сигналом 20. Благодаря этому при отсутствии ошибки триггер 32 непрерывно поддерживается в состоянии "1" и при этом поддерживается разрешение на выдачу синхросигналов 14-18.

Процесс блокировки синхроимпульсов заключается в следующем.

При появлении, ошибки в (-ом такте (см.фиг. 3) в следующем i-ом такте потенциал на входе 9 блока синхро- 50 низации переключается с "0" на "1".

В результате на второй вход элемента И 30 поступит блокирующий потенциал, запрещающий дальнейшее прохож55 дение стробирующего сигнала на уста« новочный вход триггера 31. Однако это уже не отразится на формировании сигнала на выходе триггера 31 в

i-ом такте, так ..как установка трйггера 31 в состояние "1" была произведена ранее и триггер 32 соответственно в i-ом такте сохраняет свое состояние.

Благодаря этому все синхросигналы 11-18 как в (i-1)-ом, так и в

i-ом такте будут сформированы без дополнительных искажений. И только в (i+1)-ом также все синхросигналы, начиная с первого, будут соответственно заблокированы (см. фиг. 3).

Работа устройства заключается в следующем.

Попарно перекрывающиеся (могут быть и неперекрывающиеся) сигналы

11, 12, 15, 16 и 13, 14, 17, 18 с выхадов блока 21 синхронизации подаются на входы блоков 1 и 2 свертки по модулю два, которые на своих выходах вырабатывают две одинаковые последовательности импульсов, но сформированные от разных серий сигналов.

Счетные триггеры 3, 4 и 5, 6, осуществляют счет количества импульсов каждой из этих последовательностей в течение такта Т.При правильном чередовании импульсов на входах блоков

1 и 2 содержимое счетных триггеров

3-6 к моменту формирования стробирующих сигналов 19. и 20 будет равно нулю, так как на их входы поступило по четыре импульса и триггер 8 не установится в единичное состояние, а блок 21 синхронизации перейдет к выработке серии сигналов последующего такта. В случае, если на контролируемых шинах будут одиночные, двойные или тройные ошибки (пропадание сигналов или появление помех), содержимое одного из счетчиков (в зависимости от того, на какой шине пропал сигнал или появилась помеха) будет отлично от нуля и при поступлении сигнала стробирования триггер 8 ошибки установится в состояние "1" и заблокирует, синхросигналы блока 21 синхронизации.

Формула изобретения

Устройство для контроля синхронизации, содержащее первый и второй счетные триггеры, триггер ошибки, задающий генератор, счетчик, дешифратор, первый элемент НЕ, первую группу элементов И, причем выход за5 1200268 6 дающего генератора соединен с входом вторыми входами первого и третьего

jjãåðâoãî элемента НЕ, выход которого элементов И первой группы, третий соединен со счетным входом счетчика, выход дешифратора соединен с вторым руппа выходов которого соединена входом четвертого элемент И первой с группой входов дешифратора, .о т - группы, выход первого триггера соел и ч а ю щ е е с я тем, что, с це- динен с информационным входом пятого лью повышения достоверности контроля, триггера, с первым входом элемента в устройство введены два блока сверт- 1ЛИ-НЕ и с пер первым входом первого эле-! ки по модулю два, третий и четвертый 1О мента И второй группы, первый вход счетные триггеры, селектор десять

Ф второго элеме И нта которои соединен триггеров, вторая группа элементов И, с выходом пятого триггера и с инфорэлемент ИЛИ-НЕ, второй элемент НЕ мационным входо

Э ходом второго триггера, причем выход первого блока свертки выход второго триггера соединен с по модулю два соединен со счетным 15 информационным входом шестого тригвходом первого счетного триггера, выход которого соединен с первым ин- HE и с первым входом третьего элеформационным входом селектора и счет- мента И втор и торой группы, первый вход ным входом второго счетного тригге- четвертого элемен И та второи группы ра,. выход которого соединен с вторым 20 соединен с выходом шестого тригге а информационным входом селектора, и с информационным в иным входом третьего третий информационный вход которого триггера выхо ход которого соединен с соединен с выходом третьего счетного информационным входом седьмого тригтриггера и со счетным входом четвер- гера, с третьим входом элемента ИЛИтого счетного триггера, выход которо- 25 НЕ и с первым входом пятого элеменго соединен с четвертым информацион- та И второй группы, первый вход шесным входом селектора, первый и вто- того элеме И и е ента которой соединен с рой управляющие входы селектора сое- выходом сед седьмого триггера и с инфоронным входом четвертого триггера,, динены с выходом четвертого элемента мацион

И первой группы, выход второго зле- ЗО выход которого ого соединен с информацимента И первой г ппы со ру единен с онным входом восьмого триггера и с третьим и четве тым р упрвляющими вхо- первым входом седьмого элемента И дами селектора, выход которого сое- второй rpy ппы, первыи вход восьмого динен с единичным входом триггера элемента И котор которои соединен с выхоошибки, нулевой вход которого соеди- дом восьмого три

35 триггера, выход первого нен с входами сброса первого второ- элемента И перв

1 первои группы соединен с го, третьего и четвертого счетных первым входом элемент И а, второ вход и триггеров и является входом началь- которого соедине инеи с выходом второго ной установки устройства выход эле- элемента НЕ вых

Ф

ыход элемента И соедимента И соединен с входом второго 4о нен с единичным входом девятого триг элемента НЕ и является выходом уст- гера нулевой вход к

Э ход которого соединен ройства, выход второго блока сверт- с выходом третьего элемента И перки по модулю два соединен со счетным вой группы, выход второго элемента И первой группы соединен с синхровховыход задающего генератора соединен 45 дом десятого триггера, информационс синхровходами первого, второго, ный вход которого соединен с выходом третьего и чутвертого триггеров и с девятого триггера и с вторыми входа,первым входом первого элемента И ми первого втор е ого, второго и третьего элепервой группы, выход первого элемен- ментов И второй группы, выходы перта HE соединен с синхровходами пято- 5О вого, второго, пятого и шестого элего шестого, сеДьмого и восьмого ментов *И второй группы соединены с триггеров и с первыми.-.входами второ- соответствующими щими входами первого го, третьего и четвертого элементов блока свертки по модулю два, выходы первой группы, первый выход дешиф- второго, третьего, седьмого и восьратора д c HTopbM входом вто- 55 мого элементов И второй гру дирого элемента И первой группы, вто- иены с соответствующими входами вто-, рой выход дешифратора соединен с рого блока свертк а свертки по модулю два.

1200268

1200268

44

4

Ю

t8

Уб

ß7

58

I )

Составитель В.Варфоломеев

РедакторП.филиппова - Техред М.Моргентал Корректор Э.Лончакова

1854

Заказ

Тираж 667

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раумская наб., д. 4/5

Производственно-издательский комбинат "Патент, r. Ужгород, ул. Гагарина, 101