Устройство цикловой синхронизации

 

Изобретение относится к электросвязи и может использоваться в системах передачи дискретных сообщений, Повьшается помехоустойчивость. Входной сигнал поступает на дискретный опознаватель 2, выполняющий функцию дешифратора определенной комбинации . С его выхода сигнал поступает на дешифратор отклика синхросигнала (ДОСС) 4, дешифратор сигнала ошибки

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5p 4 Н 04 L 7/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (2l) 3710783/24-09 . (22) 14.03.84 (46) 15.05.86. Бюл. Р 18 (71) Ленинградский электротехнический институт связи им. проф.

М.А. Бонч-Бруевича (72) H.Â.Ãîëüöîâà (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

Р 544160, кл. Н 04 L 7/08, 1977.

Техническое описание каналообразующей аппаратуры "ДУМКА". Ячейка

1 ЦФ Зш3.089.044ЭЗ. 1978.

1 (в4) рстройство иикловой сиивроийву

ЦИИ (57) Изобретение относится к электросвязи и может использоваться в системах передачи дискретных сообщений.

Повышается помехоустойчивость. Входной сигнал поступает на дискретный опознаватель 2, выполняющий функциш дешнфратора определенной комбинации. С его выхода сигнал поступает на дешифратор отклика синхросигнала (ДОСС) 4, дешифратор сигнала ошибки

1231620 (ДСО) 5, дополнительный ДОСС 8 и на элемент И 10. В момент предполагаемого конца синхросигнала (СС) цикловой распределитель 1 формирует сигпал "фазовая зона, 1", который поступает на ДОСС 4, ДСО 5 и триггер подцикла 3. При наличии СС сигнал отклика синхросигнала с ДОСС 4 поступает на счетчик цикла 9 для его сбЧоса. При отсутствии СС сигнал с ДСО 5 поступает на счетчик сигна-, ла ошибки 11, который накапливает сигналы отсутствия отклика синхросигнала и формирует сигнал выхода из синхронизма. С помощью введенных триггера подцикла 3, формирующего

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретных сообще" пий и цифровых системах передачи с импульсно-кодовой модуляцией. 5

Цель изобретения — повышение помехоустойчивости устройства.

На чертеже изображена структурная. электрическая схема устройства цикло- 10 вой синхронизации.

Устройство цикловой синхронизации содержит цикловой распределитель 1, дискретный опознаватель 2, триггер 3 подцикла, дешифратор 4 15 отклика синхросигнала, дешифратор 5 сигнала ошибки, триггер 6 запуска, первый элемент И 7, дополнительный дешифратор 8 отклика синхросигнала, счетчик 9 цикла, второй элемент

И 10 и счетчик 11 сигнала ошибки;

Устройство цикловой синхронизации работает следующим образом.

Входной групповой сигнал поступает на вход дискретного опознавателя 25

2, выполняющего функцию дешифратора определенной комбинации на каждом цикле входного группового сигнала.

Цикловой распределитель 1 в момент предполагаемого конца синхросигнала (опознанного на этом месте ранее) формирует импульсный сигнал

"Фазовая зона 1" (подставку под синсигнал "фазовая зона 2", и дополнительного ДОСС 8 учитывается отклик синхросигнала, появившегося на выходе дискретного опознавателя 2 в период подцикла, предшествующий предполагаемому СС. Приоритет отдается ранее принятому СС. Сигнал с триггера подцикла 3 устанавливает триггер запуска 6 в единичное состояние, при котором отклик синхро сигнала с дискретного опознавателя

2 проходит через элемент И 7 на счетный вход счетчика цикла 9. С этого момента счетчик цикла 9 начинает отсчитывать период для дальнейшей проверки СС через цикл. 1 ил. хросигнал).с длительностью, равной тактовому интервалу, который поступает на вторые входы дешифраторов

4 и 5. При этом в момент предполага" емого конца синхросигнала на выходах дешифраторов 4 и 5 формируются сигнал отклика синхросигнала при наличии синхросигнала или сигнал ошибки при отсутствии синхросигнала.

Кроме того, с помощью триггера

3 подцикла, формирующего импульсный сигнал "Фазовая эона 2" (подставку под синхросигнал) с длительностью, равной длительности подцикла (шестнадцати тактовым интервалам) и дешифратора 8, учитывается отклик синхросигнала, появившийся на выходе дискретного опознавателя 2 в период подцикла, предшествующий предполагаемому синхросигналу, При этом несмотря на то, что длительность подставки под синхросигнал возросла от одного тактового интервапа до длительности подцикла, приоритет остается за той синхропозицией; -которая опознана ранее.

Для формирования подставки под синхросигнал,, длительностью в подцикл, с выхода начала подцикла и выхода конца подцикла циклового распределителя 1, разнесенных на подцикл, поступают сигналы на входы

123! 620 4

Формула изобретения

20

Составитель В. Орлов

Техред О.Гортвай

Редактор А. Ревин

Корректор С. Шекмар

Заказ 2662/58 Тираж 624

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з

"Установка 1" и "Установка О" триггера 3 подцикла,Сигнал с прямого выхода триггера 3 подцикла, появившийся с началом подцикла, перебрасывает триггер 6 запуска в единичное состояние, разрешая таким образом прохождение отклика синхросигнала с выхода дискретного опознавателя 2 на счетный вход счетчика 9 цикла через первый элемент И 7.

Таким образом, отклик синхросигнала, появившийся в течение подцикла, будет зафиксирован в счетчике

9 цикла. Счетчик 9 цикла с момента появления отклика синхросигнала на

его счетном входе начинает отсчитывать период (252 тактовых интервала) для дальнейшей проверки синхросигнала через цикл. Однако (как указывалось вьш е) приоритет отдается ранее определенной синхропозиции.

Поэтому, если в момент предполагаемой синхропозиции появится импульс на первом входе дешифратора 4, то

его выходной сигнал сбросит показания счетчика 9 цикла, и триггер 6 запуска вернется в исходное нулевое

1 состояние и закроет счетный вход счетчика 9 цикла.

ЭО

В этом случае, если отклик синхросигнала не появляется ни в предполагаемый момент, ни в период предшествующего ему подцикла, то следует ожидать его в последующем интер- "

35 вале, поэтому триггер 6 запуска остается в единичном состоянии, разрешая дальнейший поиск. Триггер 6 не возвращается в исходное нулевое состояние до тех пор, лока не появит-40 ся отклик синхросигнала.

Счетчик !1 сигнала ошибок предназначен для накопления сигналов отсутствия отклика синхросигнала, поступающих с выхода дешифратора 5, и формирования сигнала выхода из синфазности.

Устройство цикловой синхронизации, содержащее последовательно соединенные триггер запуска, первый элемент И, счетчик цикла, второй элемент И и цикловой распределитель, последовательно соединенные дискретный опознаватель и дешифратор отклика синхросигнала, последовательно соединенные дешифратор сигнала ошибки и счетчик сигнала ошибки, объединенные установочные входы которого подключены к выходу дешифратора отклика синхросигнала, выход дискретного опознавателя подсоединен к пер" вому входу дешифратора сигнала ошибки и вторым входам первого и второго элементов И, выход конца подцикла циклового распределителя подсоединен к вторым входам дешифратора отклика синхросигнала и дешифратора сигнала ошибки, причем вход дискретного опознавателя и тактовьпЪ вход а циклонного распределителя являются соответств- информационным и тактовым входами уст тва, о т л ич а ю щ е е с я тем, что, с целью повьппения помехоустойчивости,него введены последовательно соедь ные триггер подцикла и дополнительный дешифратор отклика сипхросигнала, при этом входы "Установка 1" и "Установка 0" триггера подцикла подключены соответственно к выходу начала подцикла и выходу конца подцикла циклового распределителя, входы

"Установка 1" и "Установка 0" триггера запуска подключены соответственно к прямому выходу триггера подцикла и выходу дополнительного дешифратора отклика синхросигнала, второй вход которого подключен к выходу дис- . кретного опознавателя, а выход дешифратора отклика синхросигнала подсоединен к объединенным установочным входам счетчика цикла.