Умножитель трех двоичных переменных
Изобретение относится к области вь1числительной техники и может быть использовано в специализированных вычислительных устройствах. Цель изобретения - повышение быстродействия устройства. Оно содержит первый и второй регистры, блок формирования произведений из а узлов формирования частичных произведений, сумматор, регистр результата. Новьм в устройстве является третий регистр сомножителя и (т-1) блоков формирования произведений. I з.п.ф-лы. Зил. с и (Л с:
союз советсних
СОЦИАЛИСТИЧЕСНИХ
ГЕаЪБЛИН (19) (И) (su 4 С 06 Р 7/52
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMV СВИДЕТЕЛЬСТВУ
1 ОСУДАРСТНЕННЫЙ HOMHTET CCCP
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3696304/24-24 (22) 31.01.84 (46) 23.05,86. Бюл. Ф 19 (72) Ю. П. Журавлев, И. А. Гнеденков, О. В. Дудкин, О. В. Дядюк и В. В. Петрашев (53} 681.325(088.8) (56) Авторское свидетельство СССР
Ф 1024908, кл. С Об Р 7/52, 1981.
Авторское свидетельство СССР
II 739531, кл. G 06 F 7/52, 1976.
Журавлев l0. П. Материальная часть и эксплуатация вычислительных средств.
Исполнительные арифметические устройства микропроцессорного вычислительного комплекса. — Л.: ПВУРЭ, 1983, с. 127-130. (54} УМНОЖИТЕЛЬ ТРЕХ ДВОИЧНЫХ ПЕРЕМЕННЫХ (57) Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных устройствах. Цель изобретения — повьппение быстродействия устройства. Оно содержит первый и второй регистры, блок формирования произведений из а узлов формирования частичных произведений, сумматор, регистр результата. Новым в устройстве является третий регистр сомножителя и (e-I) блоков формирования произведений. l з.п.ф-лы, Зил.!.. !
0.. П+
-ln
1.1: !!0...0- -!
В .Э:
:=0
"il.э-"! I -0 0 и ! J ! ," 1
Б .!Т
Г1(! !" 1 !! !
О"" !1 е J . . ,:, --i d!, 6., l. . 3 I< и и О б р я 3 ,л:--.,:, 2 ! (,!-, ) l !
"A .:. Э т ; р т1...- ......
С; Оа,;ХП ,, 11 j! .—
Й!
t »"г; 5!
:r 1
»! — !!
;!!",1,,) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах для вычисления элементарных функций типа sin x, cos х, tg х, ctg х, aI.csin х, е" и теде
Цель изобретения — повьнпение быстродействия устройства.
На фиг. 1 представлена блок-схема умножителя трех двоичных переменньгх;. на фиг. 2 — блок-схема схемы формирования частных произведений; на фиг. 3 — блок-схема анализатора.
Умножитель (фиг. 1) содержи.; регистры первого 1, второго 2 и "ретьего 3 сомножителей (PC), Ir! блоков А формирования частичных произведений, ВЫПОЛНЕННЫХ В ВИДЕ МатРИЦЫ Ir! X tel СХЕМ формирования частичных произведений, блок 5 суммирования ча-тичных произведений, регистр 6 результата.
1(аждая из схем формирования частичных произведений (фиг. 2) содер жит анализатор 7, три дешифраторя
8 — 10, (2 — 1) блоков 11 памяти, элемент ИЛИ 12, шифратор 13.
Анализатор 7 каждой иэ схем,Ормирования частичных произведений (фиг. 3) содержит три схемы 1А - 16 сравнения, дешифратор 17 и три ком мутатора 18 — 20, Каждая иэ схем формировяния час"тичных произведений предняэначеня для формироьания произведения трех сегментов,, поступающ1х В 1?С вЂ” 3 и выдачи сформированного кода произведения на вход блока 5 суммировани:в зависимости от веса полученного
gSQTIIQIIOI"O ПРСИЭВЕДЕ .-ИЯ !
Г
1чок з суммирОВяния предняэначен для суммирования произведений трех сегментов, поступающих сс всех схем формирования частичных произведенни и выдачи результата суммиров=-.— ния (полноразвядного произведен»»-: трех сомножителей) -Ia регистр 6 рсзультата. Блок = суммирования может быть построен аналогя гно пирами-,:=сумматоров.
ЛНЯЛИЗятор 7 ПрЕдия -IS II- и дпя у:-:rl . рядОчиВячия трех сегментов, c хем !! формирования частичных произведений,, BOCT ÃÏSI0ÙÈÕ НЯ ВХОДЫ В ПОРЯДКЕ НЕУОЫ вания, и выдачи их ня,цешифраторы Я—
1Î в порядке неубьгвания соотретственно..Хемы А — 16 сравнения предняэна че ны Длл выРаботки сиг валов 7м, Е,. 7., соответственно, если значение цвои...1ого сегмента,. поступающего
ía первую гру:".,пу входов схем сравнения, больше э.: ачения двоичного сегмента, поступающего на Вторую гоуппу
Входов схем сравнения.
:!(Оммутатор 1Я прецпазначен для ! и перецачи Ia решифватов 8 одного из трех,цвои - ньгл сегментов „поступающих на Вход I,"îììóòsòîpà 18, в зависимости От разрешаюшего сигнала с детифратара 17: Коммутаторы 19 ч 20 выполняют аналоги,"ные функции и передают один из трех сегме тов, поступающих па их Вход на ден:ифраторы 9 и !О соО ты Е П С тв Е:-.3 НО .
Принци. работы к 1"ï»óòsòoðos 18 ъ, 20 поясняется с::помощью таблицы, у: ножител.:. реяли=-, ет метод умноЖЕНИЛ ПС ЧЯСтЯМ. ССМНОжнтЕЛИ В ФОРМЕ фИКСИООВЯ)",-Iã.òi ЭЯП тсй., СОДЕРжаЩИЕ N
-;.яэоя,цов, пред таппя T;.;: в вице !я
25 -ьас:e» (с::гм-:=Iiòîi:), т це !n =.Ч)п ! — разряд ."Ос г..!- сегментов,.;
1233135
Номер выхоСоотношения между сегментами
Сигналы на входе
DC !7
Распределение сегментов да
DC !7
И 5 1б
DC 8 ПС 9 ПС !О
А;
В;
A;= В„А;с С
C„„c В
0 0
О . 1 0
А; В;
С„ A °
В А; В;, С„- В ° к
С„B.
К .
А. >Ск, 1
A;=C„, В) А;
С,. А; В
А, А;>В„, А;>С„, С„е В
Зв
С„ В; к! !
А;>С„, «Ск В) А;
А;>В, РС (i=1,2,...,щ);
РС 2 (j 1,2,,в);
PC 3 (к1,2,...,лз).
П р н м е ч а н и g. А;
В;
Сх — ° -й сегмент — j -н сегмент — к-й сегмент та сомножителя A c PC 1, -го сегмента сомножителя В с РС 2, k --го сегмента сомножителя С с PC 3, t (» j 1 )л — вес частичного произведения П,"„.
Устройство в соответствии с алгоритмом вычисления работает следующим образом.
Коды сомножителей А, В и С поступают на РС 1 — 3 соответственно. В
PC 1 — 3 происходит аппаратурное разбиение кодов сомножителей на л п— разрядных сегментов путем объединения соседних разрядов, начиная со старших, в один сегмент.
Из PC 1 — 3 выполняется рассылка этих сегментов на анализаторы 7 всех схем формирования частичньгх произведений. Каждый анализатор 7 производит распределение входных сегментов в порядке неубывания, при этом в анализаторе 7 происходит сравнение кодов двоичных сегментов на схемах 1ч
I6 сравнения, схема 14 сравнения вырабатывает сигнал Е, в случае, если
А; ) В„, схема 15 сравнения вырабатывает сигнал Е„ в случае, если A- ) С„., j схема 16 сравнения вырабатывает сигнал Z q, если Сq ? В . Сигнал Ztq по— ступает на старший, сигнал Z, — на средний, а сигнал Z,6 — на младший вход дешифратора 17, который управляет распределением сегментов А;, В и С, в порядке неубывания на дешифраторы 8 — 10 соответственно. Это распределение выполняется с помощью коммутаторов 1 8 — 20 (таблица 1) . В зависимости от значений сегментов (от состояний выходов. дешифраторов
8 — 10) шифратор 13 вырабатывает знаучение частичных произведений. Значение частичного произведения на выходе шифратора 13 представляет собой Зп-разрядный двоичный код, численно равный арифметическому произвецению номеров возбужденных выходов трех дешифраторов 8 — 10. В случае, если один из сегментов равен нулю (возбужден 0-й выход хотя бы одного !
О из дешифраторов 8 — 10), то это со-. ответствует нулевому значению частичного произведения..Выработка нулевого значения частичного произведения на выходе шифратора 13 должна производиться под воздействием сигнала с выхода элемента ИЛИ 12. Все остальные возможные значения частичных произведений формируются на выходе шифратора 13 под воздействием сигналов, поступающих от соответствующих блоков 11 памяти, на входы которых подаются различные комбинации вь1ходов дешифраторов 8 — 10.
Таким образом, при любом наборе двоичных сегментов в конечном счете единичныи сигнал появляется на выходе одного иэ блоков ll памяти на выходе элемента ИЛИ !2.
Каждое Зп-разрядное частичное произведение П„; из схемы формирования частичных произведений поступает на тс входы блока S суммирования, которые определяются в зависимости от его веса.
В блоке 5 суммирования происходит сложение всех yqq частичных произведений П ", Полученное полноразрядное
1!к произведение из блока 5 суммирования передается в регистр 6 результата.
1233135 формула изобретения
1. Умножитель трех двоичных переменньгх, содержащий регистры первого и второго сомножителей, блок формирования частичных произведений, выполненный ввиде матрицыш х111 схемформирования частичных произведений (m— число групп двоичных цифр сомножите- 16 лей), блок суммирования частичных произведений и регистр результата, причем i-я группа выходов регистра первого сомножителя соединена с первыми группами входов схем формирова- 15 ния частичных произведений .-й строки матрицы блока формирования частичных произведений, (1.:=1,...ш), вторая группа входов (i, j)-х схем формирования частичных произведений, 2G которого соединена с 1-й группой выходов регистра второго сомножителя (j=1 rn) âûõoäû всех схем формирования частичных произведений блока формирования частичных произведений 25 соединены с первой группой входов блока суммирования частичньгх произведений, отличающийся тем, что, с целью повышения быстродействия, в него введены регистр тре-30 .тьего сомножителя и (k-1) блоков формирования частичных произведений (1(=2 ...,m), причем i-я группа выходов регистра первого сомножителя соединена с первой группой входов схем формирования частичных произведений i-й строки матрицы (k-1) блоков формирования частичных произведений, вторая группа входов (i,j)-х схем формирования частичных гроиэведений которых соединена с j-й группой выходов регистра вторбго сомно:1кителя, г,-я группа выходов регистра третьего сомножителя соединена с третьей группой входов всех схем формирования частичных произведений
11-го блока формирования частичных произведений соответственно (Е= ;, ..., 6, р =1, ° ° °,гл), выходы всех схем формирования частичньгх произведений соединены с (k-1) группами входов блока суммирования частичных произведений ""оответственно, выход которого соединен с входом регистра реэультата.
2. Умножитель по и. l, о т л и— ч а ю ш и и с я тем, что каждая схема формирования частичных произведений содержит три дешифратора, 2 — 1 блоков памяти, элемент ИЛИ, шифратор и анализатор, содержащий три схемы сравнения, дешифратор и три коммутатора, причем в анализаторе первая группа входов схемы формирования частичных произведений соединена с первыми группами входов первой и второй схем сравнения и с первыми группами информационных входов всех коммутаторов, вторые группы информационных входов которых соединень с второй группой входов первой
=хемы сравнения, с первой группой входов третьей схемы сравнения и с второй группо: входов схемы формирования частичных произведений„ третья группа входов которого соединена с вторыми группами входов второй и третьей схем сравнения и с третьими группами информационных входов трех коммутаторов,, выходы трех схем сравнения I"оедицены с соответствующими входами дешифра-;,ора, вьгходы которого соединены с груггпой управляющих вхоцов трех коммутаторов, выходы которых соединены с информационными вхо,цами соответстьующих трех дешифратораи, q-e выходы которых (q=1.
И
2 -1) соединень| с соответствующими ,,ь входами (2 -11 блоков памяти, выходы которых соединены с соответствующы1и входами шифратора, нулевой вход которсго соединен с выходом элемента
ЛГЛ, входы которого соединены с нулевымя выходами трех дешифраторов, выход шифратора соединен с выходом схемы формирования частичных произведений.
1233135
1233135
Составитель Е. Захарченко
Техред Л.Олейник Корректор А; Рошко
Редактор Н, Бобкова
Заказ 2771/50 Тираж 671
ВНИИНИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб,, д. 4/5
Подписное
Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4
