Устройство для последовательного выделения единиц из двоичного кода

 

Изобретение может быть использовано для считывания цифровой информации с магнитных запоминающих устройств ленточного типа, работающих как в режиме прямого, так и обратного воспроизведения. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения реверсивного считывания информации с разрядов входного регистра. В устройстве регистр, первая группа злементов И, элемент И, элемент ИЛИ, в том числе и вновь введенные элементы И второй группы, которые подключены к разрядам симметрично элементам И первой группы, группа элементов ИЛИ и триггер управления , под воздействием управляющих команд прямого или реверсивного считывания и при наличии тактовых сигналов опроса обеспечивают последовательное вьщеление единиц из двоичного кода как в прямом направлении (от первого разряда к последнему ), так и в реверсивном (от последнего разряда к первому). 1 ил. (Л tc со О) 4 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК

ÄÄSUÄÄ 1236481 (5и 4 С 06 Р 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " ; .: /

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ . Д (21) 3814110/24-24 (22) 20. 11. 84 (46) 07..06. 86. Бюл. Ф 21 (72) Г. К. Комиссаров (53) 681. 325(088. 8) (56) Авторское свидетельство СССР

1Р 922745, кл. С 06 F 9/46, 1982.

Авторское свидетельство СССР

В 1091164, кл. С 06 F 9/46, 1983. (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО

КОДА (57) Изобретение может быть использовано для считывания цифровой информации с магнитных запоминающих устройств ленточного типа, работающих как в режиме прямого, так и обратного воспроизведения. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения реверсивного считывания информации с разрядов входно- го регистра. В устройстве регистр, первая группа элементов И, элемент

И, элемент ИЛИ, в том числе и вновь введенные элементы И второй группы, которые подключены к разрядам симметрично элементам И первой группы, группа элементов ИЛИ и триггер управления, под воздействием управляющих команд прямого или реверсивного считывания и при наличии тактовых сигналов опроса обеспечивают последовательное вьщеление единиц из двоичного кода как в прямом направлении (от первого разряда к последнему), так и в реверсивном (от последнего разряда к первому). 1 ил.

3 I

Изобретение относится к вычисли- тельной технике и может быть использовано в системах аппаратного конт роля средств вычислительной техники, в ассоциативных запоминающих устройствах, н устройстнах сопряжения цифроных вычислительных машин с магнитными запоминающими устройствами ленточного тина, работающими как в режиме прямого, так и обратного воспрсизведения.

Целью изобретения является расширение функциональных возможностей за счет обеспечения последовательного выделения единиц из двоичного кода как в прямом, так и в реверсивном направлениях, На чертеже представлена функциональная схеиа устройства.

Устройство содержит регистр 1, первую группу элементов И 2>-2»

"-лемент И 3, элемент ИЛИ 4, информационные входы 5 устройства, тактовый вход 6 устройства, информационные выходы 7 устройства, вторую группу элементов И 8 -8„, группу элементов

ИЛИ 9> -9„, триггер 10, вход 11 пряиого, вход 12 реверсивного считывания.

Устройство работает следующим образом.

В исходном состоянии триггеры входного регистра 1 находятся в нулевом состоянии, в результате чего на выходе элемента ИЛИ 4 имеется сигнал логического куля. Сигнал„ поступая на вход элемента И 3, запрещает прохождение через него импульсов с входа б для опроса состояния регистра 1. Триггер 10 находится в произвольном состоянии.

Заблаговременно, до момента окончания установки в состояние логической единицы любого иэ раэрядон регистра 1, триггер 10 должен быть установлен в необходимое состояние прямого или реверсивного считывания .кратковременной подачей на один из соответствующих входов 11 или 12 .устройства сигнала логической единицы °

При записи во входной регистр 1 двоичного кода, содержащего хотя бы одну логическую одиницу, на выходе элемента ИЛИ 4 появляется сигнал, разрешающий прохождение тактовых импульсов с входа 6. Предположим, что триггер 10 логической единицей на управляющем входе 12 устройства

81 3 установлен в состояние логического нуля, что соответствует режиму реверсивного считывания, а во входной регистр 1 записан код 10 10. Так как триггер 10 находится в состоянии логического нуля, разрешающий сигнал подается на входы всех элементов группы И 8,-8>,, соединенные с триггером 10, а на нходы всех элементов группы И 2,-2, соединенные с триггером 10, подается запрещающий сигнал. Поэтому независимо от состояний разрядов регистра и прочих элементов участвуют в передаче информации только элементы группы И 8> -8». Так как и-й разряд регистра 1 находится в состоянии логического нуля, сигнал логического нуля с его единичного

:выхода является запрещающим для элемента И 8, сигнал логической единицы с его инверсного выхода является разрешающим для всех элементов группы И 8, начиная с И 8>,, Разряд

3 регистра 1 находится в состоянии логической единицы. Сигнал логической единицы с единичного выхода разряда 3 регистра 1 является разрешающим для элемента И 8>, а сигнал логического нуля с его инверсного выхода является запрещающим для элементов И 8, 8>, поэтому первый тактовый импульс производит выделение (опрос) только третьего разряда регистра 1, находящегося в единичном состоянии. Вьделенный тактовый импульс третьего разряда с выхода элемента И 81 второго блока элементов И поступает на вход элемента ИЛИ 9 блока элементов ИЛИ, затем на выход

? устройства и одновременно обнуляет третий разряд. регистра. Обнуление данного разряда регистра позволяет подготовить последующие второй и первый разряды регистра для их опроса и выдачи с соответствующего элемента ИЛИ блока на выход 7 устройства. Второй тактовый импульс проводит опрос и вьделение импульса с элемента И 8 второго блока элементов И и через элемент ИЛИ 9 блока элементов ИЛИ выдает информацию на выход 7, одновременно происходит обнуление первого разряда регистра 1.

После обнуления регистра 1 на выходе элемента ИЛИ 4 появляются сигнал логического нуля, который запрещает прохождение тактовых импульсов с входа 6 через элемент И 3 для опроса и ньделения единиц входного кода.

3 123б4

Устройство готово к выделению следующего входного кода, хранимого, например, в ОЗУ и подаваемого на входы 5 устройства.

Если перед началом рабочего цикла триггер 10 установлен в состояние логической единицы, что соответствует режиму прямого считывания, то задействованными в передаче информации на выход 7 устройства окажутся 10 элементы И 2 -2„ второго блока элементов И и элементы ИЛИ 91-9 блока элементов ИЛИ. Опрос разрядов регистра 1 проходит поочередно, начиная с первого и заканчивая n-rn . .Это следует из принципа симметрии, примененного при построении соединений выходных цепей устройства.

После окончания цикла прямого 2О опроса устройство готово к выделению следующего входного кода.

Формула изобретения

Устройство для последовательного выделения единиц из двоичного кода, содержащее регистр, первую группу элементов И, элемент И и элемент

ИЛИ, причем единичные. входы регистра являются информационными входами

ЗО устройства, единичные выходы разрядов регистра соединены с первыми входами одноименных элементов И первой группы, инверсный выход каждого

i-ro (i = 1,..., и, где и — разрядность кода) разряда регистра соединен с соответствующим входом (i+1)-го и последующих элементов И первой

81 4 группы, тактовый вход устройства соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с единичными выходами регистра, о т л и ч а ю щ е е с я тем, что, с целью расширения фуякцио нальных возможностей за счет обеспечения последовательного выделения единиц из двоичного кода как в прямом, так и в реверсивном направле-, ниях, в него введены вторая группа элементов И, группа элементов ИЛИ, триггер, причем первые входы -x элементов И второй группы соединены с единичными выходами одноименных разрядов регистра, выходы i-х элементов И первой и второй групп соединены с соответствующими входами одноименных элементов ИПИ группы, выходы которых являются выходами устройства и соединены с входами сброса одноименных разрядов регистра, нулевой выход триггера соединен с вторыми входами элементов И второй группы, единичный выход триггера соединен с соответствующими входами элементов И первой группы, третьи входы элементов И второй группы соединены с выходом элемента И, i-й инверсный выход регистра соединен с соответствующими входами (-1)-го и последующих в сторону уменьшения номера разряда элементов И второй группы, вход прямого считывания устройства соединен с единичным входом триггера, вход реверсивного считывания устройства соединен с нулевым входом триггера.

1236481

Составитель Г. Пономарева

ТехРед М.Коданич Корректор В.Бутяга

Редактор Г.Волкова

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3092/52

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4