Преобразователь перемещения в код

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощения и повьшения точности преобразователя фазовращатель 5 запитывается сигналом генератора 1 через делитель 2 частоты и усилители 3, 4. Из выходного сигнала фазовращателя 5 формирователь 7 вырабатывает импульс, поступающий на первый вход блока 8 сравнения. Блок 8 в совокупности с элементом ИЛИ-НЕ 16, элементом 2И-ИЛИ 50, делителем 11 частоты и элементом 15 задержки образуют фазоимпульсную следящую систему. На выходах блока 8 формируются им пульсные сигналы, длительность которых равна относительному временному сдвигу сигналов с формирователя 7 и делителя 11 частоты. Выходные сигналы блока 8 открьшают элементы И 9 или 12, на другие входы которых поступают импульсы с промежуточного выхода делителя 2. Выходные импульсы элементов И 9 и 12 поступают соответственно на входы сложения и вычитания реверсивного счетчика 13, где формируется код перемещения с момента начала измерения. 1 з.п. ф-лы, 2 ил. Q & (П

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСЩЬЛИН (so 4 Н 03 И 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3784226/24-24 (22) 25.08,84 (46) 07.06.86.Бюл. Р 21 (72) В.А.Коган, Я,Х.Гольденштейн и Е.Г.Коган (53) 681.325(088,8) (56) Авторское свидетельство СССР

Ф 1030824, кл. С 08 С 9/00, 1982.

Авторское свидетельство СССР

У 561208, кл, G 08 С 9/00, 1976. (54) ПРЕОБРАЗОВАТЕЛЬ ПЕРЕИЕЩЕНИЯ В

КОД (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощения и повьнпения точности преобразователя фазовращатель 5 эапитывается сигналом генератора 1 через делитель 2 частоты и усилители

3, 4. Из выходного сигнала фазовра„„SU„„1236611 А 1 щателя 5 формирователь 7 вырабатывает импульс, поступающий на первый вход блока 8 сравнения. Блок 8 в совокупности с элементом ИЛИ-НЕ 16, элементом 2И-ИЛИ 10, делителем 11 частоты и элементом 15 задержки образуют фазоимпульсную следящую систему, На выходах блока 8 формируются импульсные сигналы, длительность которых равна относительному временному сдвигу сигналов с формирователя 7 и делителя 11 частоты, Выходные сигнаmr блока 8 открывают элементы И 9 или 12, на другие входы которых поступают импульсы с промежуточного выхода делителя 2. Выходные импульсы элементов И 9 и 12 поступают соответственно на входы сложения и вычитания реверсивного счетчика 13, где формируется код перемещения с момента начала измерения. 1 э.п. ф-лы, 2 ил.

12:3661 1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. 5

Целью изобретения является упрощение преобразователя и повышение его точности при реверсивном переме— щении.

На фиг.1 представлена структурная схема преобразователя перемещения в код; на фиг.2 — структурная схема блока сравнения.

Преобразователь перемещения в код (фиг.1) содержит генератор 1 импульсов, первый делитель 2 частоты, уси— лители 3 и 4, фазовращатель 5, фильтр

6, формирователь 7, блок 8 сравнения, первый элемент И 9., элемент 2И-ИЛИ 10 второй делитель 11 частоты, второй элемент И 12, реверсивный счетчик 13, блок 14 индикации, элемент 15 задержки, элемент ИЛИ-НЕ 16.

Блок 8 сравнения (фиг.2) содержит

25 первый 7 и второй 18 триггеры, первый )9 и второй 20 элементы И.

Преобразователь перемещения в код работает следующим образом.

С генератора 1 импульсы поступают на вход делителя 2 частоты, на первом и втором выходах которого формируются сдвинутые между собой на четверть периода импульсные последовательности в виде меандра. Зти импульсные последовательности через 3S импульсные усилители 3 и 4 поступают на синусно-косинусные входы фазовращателя 5. Перемещение ротора фазовращателя 5 относительно статора оп— ределяют на выходе фазовращателя фа- !!) зу первой гармоники, которая выделяется фильтром 6 нижних частот и далее в формирователе 7 вырабатываетсл импульс в момент перехода синусоиды через ноль. Зтот импульс, временное положение (фаза) которого определено положением ротора фазовращателя 5, поступает на первый вход блока 8 сравнения. Блок 8 в совокупности с элементом ИЛИ-HE 16, эле- 50 ментом 2И-ИЛИ 1О, делителем 11 частоты, элементом 15 задержки образуют фазоимпульсную следящую систему (ФИСС). На выходах блока 8 формиру— ются импульсные сигналы, длительность которых равна относительному временному сдвигу двух входных сигналов, поступающих на его первый и второй входы. Если TIE .pвым приходит импульс на первь и вход, то сигнал формируется на первом выходе, если наоборот, то — на втором. При одновременном приходе импульсов сигналы не формируются. В исходное состояние блок

8 приводится импульсом с выхода делителя 1! частоты, задержанным 3JIp.— ментом 15.

При работе ФИСС возможны следующие случаи.

Случай !. Сигналы на первый и второй входы блока 8 приходят одновременно. На выходах блока 8 сигналы бу— дут отсутствовать. При этом элементом )6 разрешается прохождение импульс.ов с третьего выхода делителя 2 частоты через элемент 2И-ИЛИ 1О на вход делителя !1 частоты. Его коэффициент деления выбран таким, что при поступлении на вход импульсов с третьего выхода делителя 2 частоты частота следования выходных импульсов делителя )1 равна частоте следования входных сигналов фазовращателя 5. Следовательно, при отсутствии перемещения ротора фазовращателя 5 сигналы на первый и второй входы блока 8 будут приходить в одной фазе.

Поскольку на выходах блока 8 сигналов нет,, то через элементы 9 и 12 на входы реверсивного счетчика )3 импульсы не поступают. Через время, равное примерно половине периода выходного сигнала делителя 11, блок 8 сбрасывается сигналом с элемента 15 задержки и тем самым подготавливается к работе B следующем периоде.

Случай 2. При перемещении ротора фазовращателя 5 сигнал на первый вход блока 8 приходит позже, чем появится сигнал на его втором входе. В этом случае на втором выходе блока

8 появится сигнал, который через элемент ИЛИ-НЕ )6 запретит прохождение на вход делителя )! частоты импульсов с третьего выхода делителя

2 частоты. Через элемент И12 разрешается прохождение этих импульсов удвоенной частоты с четвертогo выхода делителя 2 на вычитающий вход реверсивного счетчика 13. С приходом сигнала Hà первый вход блока 8 на его втором выходе сигнал исчезнет, а затем он будет сброшен сигналом с выхода элемента 15 задержки. В дальнейшем ФИСС работает аналогично случаю ).

12366!1

Поскольку на вход делителя 11 час—!

О тоты импульсы не поступали до прихода импульса с выхода формирователя

7, то после прихода последнего фазы сигналов на выходе формирователя 7 5 и ФИСС вновь будут совпадать. Количество импульсов, поступающих на вход счетчика 13, определяется величиной разности фаз между импульсами с ФИСС и формирователя 7.

Случай 3. При перемещении ротора фазовращателя 5 в противоположном направлении сигнал приходит на первый вход блока 8 раньше, чем появится сигнал на его втором входе.

В этом случае на первом выходе блока

8 появится сигнал, разрешающий прохождение через элемент 2И-ИЛИ 10 на вход делителя 11 импульсов удвоенной частоты с четвертого выхода де- 0 лителя 2. Тот же сигнал запрещает через элемент ИЛИ-НЕ !6 прохождение импульсов с третьего выхода делителя

2 частоты. Одновременно через элемент И9 импульсы удвоенной частоты с четвертого выхода. делителя 2 частоты поступают на суммирующий вход реверсивного счетчика 13. С приходом сигнала на второй вход блока 8 на его первом выходе сигнал исчезнет, 30

t а затем он будет сброшен сигналом с выхода элемента 15 задержки. После этого ФИСС работает аналогично случаю l.

В рассмотренных случаях 2 и 3 фа- 11 эа сигнала на выходе делителя 11 частоты приравнивается к фазе сигнала формирователя 7. Так как реверсивный счетчик 13 подсчитывает количество импульсов, необходимых для 40 сдвига фазы сигнала на выходе делителя 11 частоты, то результат изме— рения при одинаковых перемещениях, фазовращателя 5 в противоположных направлениях одинаков. Результат, эа- 45 фиксированный в реверсивном счетчике 13, выводится на блок 14 индикации.

Случай 4. На выходе формирователя 7 отсутствует очередной сигнал. 50

Это может быть результатом действия помехи, которая находится в фаэовращателе 5 или в соединительном кабеле между фазовращателем 5 и фильтром 6 нижних частот. Имея сложный спектр и высокий уровень, помеха может пройти через фильтр 6 нижних частот и ввести формирователь 7 в насыщение.

В этом случае полезный сигнал не пройдет на второй вход блока 8. ФИСС начинает работать как в случае 2 с тем отличием, что измерение осуществляется с момента поступления импульса на второй вход блока 8 до момента его сброса в исходное состояние импульсом с элемента 15 задержки. Величина задержки определяет максимально возможный сдвиг фазы сигнала на выходе делителя 11 частоты за один период Т входного сигнала фазовращателя 5. А так как величина задержки меньше одного периода Т, то по окончанию действия помехи и с появлением сигнала с выхода формирователя 7

ФИСС отработает фазу сигнала на вы— ходе делителя 1! частоты в обратном направлении, при этом число в ревер- сивном счетчике 13 восстановится до значения, предшествовавшего наступлению случая 4. Таким образом на величину задержки элемента 15 задержки накладываются следующие условия.

Уменьшение величины задержки позволяет восстановить правильность показаний индикации по истечению случая

4, повторившегося в нескольких периодах входного сигнала фазовращателя

5 подряд. В то же время эта величина не должна быть меньше максимально возможного сдвига фазы сигнала с выхода формирователя 7 эа один период

Т. После включения питания в преобразователе перемещения в код возникает переходный процесс, по окончанию которого фазы сигналов на первом и втором входах блока 8 совпадают, т,.е. синхронизируется положение сигналов на выходах формирователя 7 и делителя 11 частоты. Уста— новка преобразователя перемещения в код в исходное состояние осуществляется после завершения переходного процесса путем установки в нуль только реверсивного счетчика 13, либо путем записи в него значения исходного положения фазовращателя 5 (не показано).

Формула изобретения

1. Преобразователь перемещения в код, содержащий генератор импульсов, выход которого подключен к входу первого делителя частоты, первый и второй выходы первого делителя частоты через первый и второй усилите1236611

Составитель А.Смирнов

Редактор В.Иванова Техред И.Попович Корректор Б.Синицкая

Заказ 3098/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. Й /5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4 ли соответственно подключены к первому и второму входам фазовращателя, выход которого через последовательно соединенные фильтр и формирователь подключен к первому входу блока сравнения, третий и четвертый выходы первого делителя частоты подключены к первому и второму входам элемента

2И-ИЛИ, выход которого через второй делитель частоты подключен к второму входу блока сравнения, первый и второй выходы блока сравнения подключены к одним входам первого и второго элементов И, первый выход блока сравнения подключен к третьему входу элемента 2И-ИЛИ, реверсивный счетчик, выходы которого подключены к блоку индикации, о т л и ч а ю щ н и с я тем, что, с целью упрощения преобра.зователя и повышения его точности, в него введены элемент ИЛИ-НЕ и элемент задержки, выход второго делителя частоты через элемент задержки подключен к третьему входу блока сравнения, первый и второй выходы которого через элемент ИЛИ-HE подключены к четвертому входу элемента 2И-ИЛИ, четвертый выход первого делителя частоты подключен к другим входам второго и первого элемента И, 5 выходы которых подключены соответственно к входам вычитания и сложения реверсивного счетчика.

2. Преобразователь по п.1, о т

1О л н ч а ю шийся тем, что блок сравнения содержит первый и второй

RS-триггеры и первый и второй элементы И, первые входы первого и второго триггеров являются первым и вторым входами блока сравнения, вторые входы первого и второго триггеров соединены друг с другом и являются третьим входом блока сравнения, прямой выход первого триггера и инверс2п ный выход второго триггера подключены к входам первого элемента И, выход которого является первым выходом блока сравнения, а прямой выход второго триггера и инверсный выход пер25 ного триггера подключены к входам второго элемента И, выход которого является вторым выходом блока сравнения.