Устройство для измерения сопротивления

 

Изобретение относится к электроизмерительной технике и может быть использовано в цифровых омметрах. Цель изобретения - расширение диапазона измерения, упрощение устройства и повышение точности - достигается путем исключения погрешностей,вносимых нестабильностью источника ЭДС,сопротивлениями соединительных проводов, дифференциальными параметрами операционных усилителей, а также путем снижения мощности,рассеиваемой на измеряемом сопротивлении.Устройство содержит операционные усилители 1 и 21, масштабирующий усилитель 5, коммутатор 7 с системой замыкающих и размыкающих контактов, измеритель 39 отношения напряжений, блок 40 управления, вычислительный блок 41 и блок 42 индикации . Для достижения поставленной цели в устройство введены усилитель 5, операционный усилитель 21, вычислительный блок 41. Схемы измерителя отношения напряжений 39, блока 40 управления и блока 42 индикации приводятся в описании изобретения. 4 з.п. ф-лы, 3 шт. (Л с 1C со ;о 00 «м;

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН 511 4 .G 01 R 17/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

° .»с "4" Г

f.

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3722320/24-21 . (22) 05.04.84 (46) 23.06.86. Бюл. У 23 (71) Производственное объединение

"Краснодарский ЗИП" (72) Г.А. Кийков и Ю.И. Синельников (53) 621;317.33(088.8) (56) Авторское свидетельство СССР

У 566190, кл. С 01 R 17/02, 1976. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СОПРОТИВЛЕНИЯ (57) Изобретение относится к электроизмерительной технике и может быть использовано в цифровых омметрах.

Цель изобретения — расширение диапазона измерения, упрощение устройства и повьппение точности — достигается путем йсключения погрешностей, вносимых нестабильностьюисточника ЭДС,сопро„„SU„„1239608 А1 тивлениями соединительных проводов, дифференциальными параметрами операционных усилителей,а такжепутем снижения мощности, рассеиваемой на измеряемом сопротивлении. Устройство содержит,операционные усилители 1 и 21, масштабирующий усилитель 5, коммутатор 7 с системой замыкающих и размыкающих контактов, измеритель 39 отношения напряжений, блок 40 управления, вычислительный блок 41 и блок 42 индикации. Для достижения поставленной цели в устройство введены усилитель 5, операционный усилитель 21, вычислительный блок 41. Схемы измерителя отношения напряжений 39, блока 40 управления и блока 42 индикации приводятся в описании изобретения. 4 з.п. ф — лы, 3 ил.

1 12

Изобретение относится к электроиэмерительной технике и может быть испольэовано в цифровых омметрах.

Целью изобретения является расширение диапазона измерения, упрощение устройства и повышение точности за счет исключения погрешностей, вносимых нестабильностью источника ЭДС, сопротивлениями соединительных проводов, дифференциальными параметрами операционных усилителей, снижения мощности, рассеиваемой на измеряемом сопротивлении.

На фиг. 1 представлена схема предлагаемого устройства; на фиг ° 2 схема измерителя отношения, напряжений, блока управления и блока индикации; на фиг. 3 — график изменения напряжения на выходе интегратора измерителя отношения напряжений.

Устройство содержит (фиг. 1) первый операционный усилитель 1, инвер тирующий вход которого соединен с леммой 2 для подключения первого потенциального вывода измеряемого сопротивления 3, клемму 4 для подключения второго потенциального вывода измеряемого сопротивления, которая соединена с вторым входом масштабирующего усилителя 5, клемму 6 для подключения первого токового вывода измеряемого сопротивления, которая соединена с первым выходом первого коммутатора 7, клемму 8 для подключения второго токового вывода измеряемого сопротивления, которая соединена. с выходом первого операционного усилителя 1. Коммутатор 7 содержит шесть замыкающих ключей 9 — 14 и три размыкающих ключа 15 — 17, входы которых соединены с первым входом коммутатора 7, выход первого размыкающего ключа 15 соединен с вторым входом коммутатора 7 и с входами первого и четвертого замыкающих ключей 9 и

12, выход второго размыкающего ключа

16 соединен с третьим входом коммутатора 7 и с входами второго и пятого замыкающих ключей 10 и 13, выход третьего размыкающего ключа 17 соединен с четвертым входом коммутатора 7 и с входами третьего и шестого замыкающих ключей 11 и 14, выходы первых трех замыкающих ключей 9 — 11 соединены с первым выходом коммутатора 7, а вы.ходы остальных замыкающих ключей 1214 — с вторым выходом коммутатора 7, управляющие входы включей 9 — 17 соединены с входом управления коммутато.

39608 2 ра 7. Второй, третий и четвертый входы коммутатора 7 соединены с первыми выводами первого, второго и третьего образцовых резисторов 18 — 20, вторые выводы которых соединены с выходом второго операционного усилителя 21, неинвертирующий вход которого соединен с вторым выходом первого коммутатора 7.

1о Выводы первого запоминающего конденсатора 22 соединены с третьим и четвертым входами второго коммутатора

23, первый вход которого сорпинен с первым входом первого коммутатора 7 неинвертирующим входом первого операционного усилителя 1.

Второй коммутатор 23 содержит последовательно соединенные размыкающий и замыкающий ключи 24 и 25, включенные между первым выходом и первым входом второго коммутатора 23, общий вывод ключей 24 и 25 соединен с третьим входом второго коммутатора 23, последовательно соединенные размыкаю25 щий и замыкающий ключи 26 и 27, включенные между вторым выходом и вторым входом второго коммутатора 23, общий вывод ключей 26 и 27 соединен с четHeðòûì входом второго коммутатора 23.

Управляющие входы ключей 24 — 27 соепинены с входом управления второго

Коммутатора 23. Третий коммутатор 28 содержит два замыкающих ключа 29 и 30 и размыкающий ключ 31, вход которого соединен с входом третьего коМмутатоЗt) ра 28, выходы первого и второго замыкающих ключей 29 и 30 соединены с первым и вторым выходами третьего коммутатора 28 соответственно, входы замыкающих ключей 29 и 30 соединены

40 с выходом размыкающего ключа 31, управляющие входы ключей 29 — 31 соединены с входом управления третьего коммутатора 28, вход которого соединен с первым входом второго коммута4 тора 23. Выводы второго запоминакицего конденсатора 32 соединены с третьим и четвертым входами четвертого коммутатора 33, первый и второй входы которого соединены с первым и вторым входами. второго коммутатора 23 соответственно, а первый и второй выходы четвертого коммутатора 33 соединены с первым и вторым выходами второго коммутатора 23, третьего коммутатора

28, выходом и: инвертирующим входом второго операционного усилителя ?1 соответственно. Четвертый коммутатор

33 содержит последовательно соединен1239

3 ные размыкающий и замыкающий ключи

34 и 35, включенные между первым выходом и первым входом четвертого коммутатора 33, общий вывод ключей

34 и 35 соединен с третьим входом четвертого коммутатора 33, -последовательно соединенные размыкающий и замыкающий ключи 36 и 37, включенные между вторым выходом и вторым входом четвертого коммутатора 33, общий вывод ключей 36 и 37 соединен с четвертым входом четвертого коммутатора 33, управляющие входы ключей 34 — 37 сое1 динены с входом управления четвертого коммутатора 33, первый выход источника 38 ЭДС соединен с первым

l5 динен с вторым выходом источника 38

ЭДС и вторым входом второго коммутатора 23. Первый выход блока 40 управления соединен с входом управления первого коммутатора 7, второй выход — 2 с входом управления второго коммутатора 23. Информационный вход вычислительного блока 41 соединен с выходом измерителя 39 отношения напряжений, выход вычислительного блока 41 соединен с и.::формационным входом блока 42 индикации, управляющий вход которого соединен с третьим выходом блока 40 управления, четвертый выход которого соединен с управляющим входом вычислительного блока 41, пятый выход бло- З ка 40 управления соединен с третьим входом измерителя 39 отношения напряжений, четвертый вход которого соеди1 нен с выходом масштабирующего усили теля 5. Шестой и седьмой выходы бло40 ка 40 управления соединены с входами управления третьего и четвертого коммутаторов 28 и 33 соответственно.

Измеритель 39 отношения напряжений (фиг. 2) содержит ключ 43 заряда и ключ 44 разряда, входы которых соедииены с четвертым и вторым входами измерителя 39 отношения напряжений, а выходы ключей — с входом интегратора

45, второй вход которого соединен с первым входом измерителя 39. Выход интегратора 45 соединен с входом компаратора 46, выход которого соединен с первым входом первого вентиля 47, второй вход которого соединен с выходом триггера 48 и управляющим входом ключа 44 разряда. Третий вход первого вентиля 47 соединен с тревходом второго коммутатора 23, первым входом масштабирующего усилителя 5 и первым входом измерителя 39 отношения напряжений, второй вход которого сое- 2О

608 4 тьим входом измерителя 39 отношения напряжений, входы триггера 48 соединены с выходом компаратора 46 и третьим входом измерителя 39, к которому также подключен управляющий вход ключа 43 заряда. Выход первого вентиля 47 соединен с выходом измерителя

39. Блок 40 управления содержит переключатель 49 пределов измерения, выход которого соединен с первым выходом блока 40 управления, с пятым выходом которого соединен выход генератора 50 и вход счетчика-делителя

51, первый выход которого соединен с входом счетного триггера 52 и пятым выходом блока 40, второй выход счетчика-делителя 51 соединен с входом инвертора 53 и первым входом второго вентиля 54, выход инвертора 53 соединен с первым входом третьего вентиля 55, вторые входы вентилей 54 и

55 соединены с первым выходом счетного триггера 52 и третьим выходом блока 40, четвертый и шестой выходы которого соединены с вторым выходом счетного триггера 52, выходы второго и третьего вентилей 54 и 55 соединены с вторым и седьмым выходами блока

40 управления. Блок 42 индикации содержит запоминающий регистр 56, информационный вход которого соединен с информационным входом блока 42, вход управления регистра 56 соединен с управляющим входом блока 42, а выход регистра 56 соединен с входом цифрового индикатора 57. Вычислитель- ный блок 41 выполнен в виде реверсивного счетчика импульсов.

Устройство работает следующим образом.

Блок 40 управления в зависимости от предела измерения подключает переключателем 49 пределов измерения соответствующий образцовый резистор к токовому выводу измеряемого сопротивления 3 и к неинвертирующему входу

3 второго операционного усилителя 21.

По командам, блока 40 управления коммутаторы 23 и 28 работают в противофазе таким образом, чтобы при одном такте первый запоминающий конденсатор . 2 подключался между инвертирующим входом и выходом второго операционного усилителя 21. При этом ключи

29 и 30 коммутатора 28 разомкнуты, а ключ 31 замкнут.

В следующем такте запоминающий конденсатор 22 подключается к источнику 38 ЭДС, ключи 29 и 30 коммутато1239608

При достаточно высоких входных сопротивлениях операционных усилителей 1 и 21, большом сопротивлении разомкнутого ключа 15 ток через ключ

9 и измеряемое сопротивление 3 также равен

Е + Ер

Ro

Ео или I =

Но в зависимости от такта.

Напряжение на выходе первого операционного усилителя 1 равно к

Ro при одном такте и

U = — Ео

Ro (Е + Ео) при другом. На выходе масштабирующего усилителя 5, имеющего коэффициент усиления К будет напряжение

KU = К " (Е + Е ) о или

KU =К Еу о ра 28 замыкаются и соединяют выход усилителя ?1 с его входом; ключ 31 размыкается.

При достаточно большом входном сопротивлении операционного усилителя 21, малых токах утечки ключей коммутаторов 23 и 28, высокой тактовой частоте первый запоминающий конденсатор 22 быстро заряжается до напряжения источника 38 ЭДСг. и сохраняет его неизменнным при последующей работе устройства. Зто позволяет считать, что коммутатор 23 при одном из двух тактов включает в цепь отрицательной обратной связи операционного усилителя 21 источник ЭДС, равной Е

При другом такте ключи 29 и 30 замкнуты и в обратной связи операционного усилителя 21 ЗДС равна нулю.

При наличии смещения нуля усилителя 21 по напряжению Ео и малом смещении его нуля по току на образцовом резисторе 18 с сопротивлением R при одном такте поддерживается напряжение E + E, а при другом такте напряжение, равное Fo ° Ток через резистор 18 попеременно принимает значения

Е+Ео Ео

Т

Ro и I

Rî в эави"имости от такта. Измеритель

39 отношения напряжений при каждом такте по командам блока 40 управления находит отношения

KU R„(E + Е)

E КоЕ

Кк. Е

2 в зависимости от такта и передает полученные результаты в вычислитель15 ныи блок 41„которыи вычитает из каждого нечетного результата и, четный результат и, и полученную разность, являющуюся результатом измерения

Rx

20. п(Il2 К о по командам блока 40 управления передает в блок 42 индикации.

Снижение погрешности, возникающей

21 в такте, когда в цепь обратной связи усилителя 21 включается ЭДС E, от разряда первого запоминающего конденсатора 22 эа счет его собственной утечки, входного тока усилителя 21, токов утечки разомкнутых ключей 25 и

27 достигается включением параллельно коммутатору 23 с первым запоминающим конденсатором 22. коммутатора

33 с вторым запоминающим конденсатором 32, Если в течение указанного такта блок 40 управления переключает ключи коммутаторов 23 и 33 в противофазе на достаточно высокой частоте, то погрешности от разряда конденсаторов 22 и 32 будут малы, поскольку оба конденсатора в моменты подключения к источнику 38 ЭДС зарядятся до напряжения F, а в моменты поочередного включения.в цепь обратной связи усилителя 21 не успевают существенно пе резарядиться.

Измеритель 39 отношения напряжений преобразует отношения напряжений в количество импульсов и работает по

50 методу двухтактного интегрирования.

Синхронизация работы измерителя 39 осуществляется блоком 40 управления, в котором формируются временные интервалы 0-с ", и сз э 4. ta путем деления частоты генератора 5Q !

i!i счетчиком-делителем 51. В интервалах

0-t H t t ключ 34 замкнут и напряжение на выходе интегратора 45 возрастает. Наклон графика 58 (фиг.3) 7 1239 на четных 0-t< и нечетных t,-t интервалах различен, что определяется различием напряжения на выходе масштабирующего усилителя 5 при четных и нечетных интервалах измерения.

Одинаковый знак напряжения на выходе интегратора 45 на четных и нечетных интервалах необходим для разряда интегратора 45 на интервалах и г- С от одного опорного источника E и достигается смещением нуля интегратора 45. В моменты t и по командам блока 40 управления сигналом с выхода счетчика-делителя .51, поступающим на ключ 43 непосред- . ственно, а на ключ 44 и первый вен. тиль 47 — через триггер 48, начинаются разряд интегратора 45 и выдача импульсов генератора 50 через первый вентиль 47 на реверсивный счетчик 41.

Разряд интегратора 45 продолжается до моментов t2 и С, когда напряжение на выходе интегратора 45,достигает нулевого значения. При этом компаратор 46 через триггер 48 размыкает ключ 44, прекращается разряд интегратора 45, закрывается первый вентиль 47 и прекращается поступление импульсов генератора 50 в вычислительный блок 41. Количество импульсов поступающих в вычислительный блок 41 в четные и нечетные интервалы, определяется выражениями

К Е + Ео

Rî, Ео 35

1. Устройство для измерения сопротивления, содержащее клеммы для подключения потенциальных и токовых выводов измеряемого сопротивления, пер. вый операционный усилитель, инвертирующий вход которого соединен с клеммой для подключения первого потенциального вывода измеряемого сопротивления, неинвертирующий вход соединен с первым выходом источника ЭДС, первым входом измерителя отношения напряжения и первыми входами первого и второго коммутаторов, первый выход первого коммутатора соединен с клеммой для подключения первого токового вывода измеряемого сопротивления, второй, третий и четвертый входы первого коммутатора соединены с первыми выводами первого, второго и третьего образцовых:резисторов соответственно, вторые выводы которых соединены с первым выходом второго коммутатора, шина управления первым коммутатором соединена с первым выходом блока управления, второй выход которого соединен с входом управления второго коммутатора, второй вход которого соединен с вторым входом измерителя отношенич напряжений, третий и четвер-„ тый входы второго коммутатора соединены с выводами первого запоминающего конденсатора, блок индикации, о т л и. ч а ю щ е е с я тем, что, с целью расширения диапазона измерения и уп рощения устройства, в него введены масштабирующий усилитель, второй опе+ А, 40

Rx

Ro и -n=K

Z где А — постоянная величина, пропорциональная величине смещения нуля интегратора 45.

В вычислительном блоке 41 осуществляется операция вычитания из четных результатов измерения нечетных результатов

Команды на реверс счетчика 41 и запоминание значения п, — n регистром 56 поступают с выхода счетного триггера 52 в моменты t и t сост- 5О 9 ветственно. Управление вторым, третьим и четвертым коммутаторами 23, 28 и 33 осуществляется сигналами с двух противофазных выходов счетного триггера 52; 55

При одном состоянии триггера 52 в коммутаторе 28 ключи 29 и 30 замкнуты, ключ 3.1 разомкнут, на второй

608 8 и третий вентили 54 и 55 поступает запрещающий сигнал с выхода триггера 52. При этом на выходах вентилей

54 и 55 возникает сигнал, при котором ключи 25, 27, 35 и 37 замкнуты, а ключи 24, 26, 34 и 36 разомкнуты. На выходе операционного усилителя 21 в этом случае возникает напряжение Е .

При противоположном состоянии счетного триггера 52 ключи 29 и 30 разомкнуты, ключ 31 замкнут, коммутатор

28 отключен. При этом на второй и третий вентили 54 и 55 поступает. сигнал, разрешающий поступлени на управляющие входы коммутаторов 23 и 33 импульсов повышенной частоты относи,тельно частоты на входе счетного триггера 52. Противофазная работа коммутаторов 29 и 33 обеспечивается инвертором 53.

Формула изобретения

1239608 рационный усилитель, третий коммутатор и вычислительный блок, выход которого соединен с информационным входом блока индикации, управляющий вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с управляющим входом вычислительного блока, информационный вход которого соединен с выходом измерителя отношения напряжений, третий вход которого соединен с пятым выходом блока управления, четвертый вход измерителя отношения напряжений соединен с выходом масштабирующего усилителя, первый вход которого соединен с первым выходом источника ЭДС и входом третьего коммутатора, а второй вход — с клеммой для нодключения второго потенциального вывода измеряемого сопротивления, клемма для подключения второго токового вывода измеряемого сопротивления соединена с выходом первого операционного усилителя, второй выход источника ЗДС соединен с вторым входом второго комму татора, вход управления третьего коммутатора соединен с шестым выходом блока управления, первый выход третьего коммутатора соединен с выходом второго операционного усилителя, инвертирующий вход которого соединен. с вторыми выходами второго и третьего коммутаторов, а неинвертирующий входс вторым выходом первого коммутатора.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что, с целью повышения точности, в него введены второй запоминающий конденсатор и четвертый коммутатор, первый и второй входы которого соединены с первым и вторым выходами источника ЭДС соответственно, седьмой выход блока управления соединен с входом управления четвертого коммутатора, первый и второй выходы которого соединены с первым и вторым выходами второго коммутатора соответственна, выводы второго запоминающего конденсатора соединены с третьим и четвертым входами четвертого коммутатора.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что первый коммутатор содержит шесть замыкающих и три размыкающих ключа, входы размыкающих ключей соединены с первым входом коммутатора, выход первого размыкающего ключа соединен с вторым входом коммутатора и с входами первого и

10 четвертого замыкающих ключей, выход второго размыкающего ключа соединен с третьим входом. коммутатора и с входами второго и пятого замыкающих ключей, выход третьего размыкающего клю15 ча соединен с четвертым входом коммутатора и с входами третьего и шестого замыкающих ключей, выходы пер— вых трех замыкающих ключей соединены с первым выходом коммутатора, а вы20 ходы остальных замыкающих ключей — с вторым выходом коммутатора, управляющие входы ключей соединены с шиной управления коммутатора. ч. .Устройство по и. 1, о т л и25 ч а ю щ е е с я тем, что третий коммутатор содержит два замыкающих и размыкающий кпючи, выходы первого и второго замыкающих ключей соединены с первым и вторым выходами коммутатора соответственно, входы замыкающих ключей соединены с выходом размыкаюшего ключа, вход которого соединен с входом коммутатора, управляющие входы кличей соединены с вхо35 дом управления коммутатора °

5 . Устройства IIo II 2, o T JI H ч а ю щ е е с я тем, что четвертый коммутатор содержит два замыкающих и

40 два размыкающих ключа, причем первый вход коммутатора соединен с третьим входом через первый замыкающий ключ, а первый выход коммутатора соединен с третьим входам через первый размы45 кающий ключ, второй вход коммутатора соединен с четвертым входом через, второй замыкающий ключ, а второй выход коммутатора соединен с четвертым входом через второй размыкающий ключ, входы управления ключей соединены с

50 входом управления коммутатора.

1? 39608

Составитель Б. Тогунов

Техред О.Сопко °

Корректор И. Муска

Редактор .Л. Гратилло

Заказ 3390/44

Тираж 728

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. ужгород, ул. Проектная, 4