Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации

 

Изобретение относится к области вычислительной техники. Целью изобретения является повышение быстродействия устройства. Устройство содержит блок управления, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входной информационный регистр, группу элементов НЕ, . ; формирователь синдрома ошибки, выходной информационный регистр, четыре группы элементов И, входной контрольный регистр, группу элементов И-НБ, два элемента ИС1ШЮЧАЮЩЕЕ ИЛИ., регистр кода ошибки, блок памяти, блок коммутации , элемент ИЛИ, элемент ошибки коррекции, регистр скорректированных контрольных разрядов. Повьш ение быстродействия достигается за счет введения блока памяти, с помощью которого по сигналам с выхода формирователя синдрома ошибки формируется константа, корректирующая принятый код с помощью группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Откорректированный код записывается на информационный выходной регистр, снабжается контрольными разрядами по модулю два и передается на информационный выход устройства. Самоконтроль устройства заключается в том, что откорректированный код подается на вход формирователя синдрома ошибки, который при неправильной корректировке на своем выходе формирует ненулевой сигнал, запоминаемый на тригере ошибки, С помощью формирователя синдрома ошибки могут формироваться контрольные разряды для инфор-, мационного кода и передаваться с помощью элементов И-НЕ на группу входов-выходов контрольных разрядов устройства . 8 ил. i СО С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3817022/24-24 (22) 22.11.84 (46) 23.06. 86. Бюл. N - 23 (72), 3.И. Поваляев и И.И. Афонина (53) 681 ° 3(088.8) (56) БИС 533ВЖ1. Каталог интегральных микросхем. — ЦНИИЭлектроника, 1983.

Expandab te ТС finds and fixes errors fast. — E1ectronic Desighn, 1982, Febr., р.177-186. (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ДВУХ

ОШИБОК В КОДОВОЙ КОМБИНАЦИИ С САМОКОНТРОЛЕМ В СИСТЕМАХ КОНТРОЛЯ И ПЕРЕДАЧИ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники. Целью изобретения является повышение быстродействия устройства. Устройство содержит блок управления, группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, входной информационный регистр, группу элементов НЕ, формирователь синдрома ошибки, выходной информационный регистр, четыре группы элементов И, входной контрольный регистр, группу элементов И-НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр

„„Я0„„1239721 А 1 (51) 4 G 06 F 11/08, G 11 С 29/00 кода ошибки, блок памяти, блок коммутации, элемент ИЛИ, элемент ошибки коррекции, регистр скорректированных контрольных разрядов. Повышение быстродействия достигается за счет введения блока памяти, с помощью которого по сигналам с выхода формирователя синдрома ошибки формируется константа, корректирующая принятый код с помощью группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Откорректированный код записывается на информационный выходной регистр, снабжается контрольными разрядами по модулю два и передается на информационный выход устройства.

Самоконтроль устройства заключается в том, что откорректированный код подается на вход формирователя синдрома ошибки, который при неправильной кор. ректировке на своем выходе формирует ненулевой сигнал, запоминаемый на тригере ошибки. С помощью формирователя синдрома ошибки могут формироваться контрольные разряды для инфор-. мационного кода и передаваться с помощью элементов И-НЕ на группу входов-выходов. контрольных разрядов уст.— ройства. 8 ил.

1 123972

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и исправления ошибок при передаче данных в ЭВМ.

Цель изобретения — повышение 5 быстродействия устройства.

На фиг. 1 приведена структурная схема устройства для исправления двух ошибок с самоконтролем; на фиг. 2 — 1п функциональная схема блока коммутации; на фиг. 3 — матрица формирования синдрома ошибки кода (26,16) на фиг. 4-8 — таблица прошивки блока памяти. 15

Устройство для исправления двух ошибок в кодовой .комбинации с самоконтролем (фиг.1) содержит блок 1 управления, группу 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ формирователя синдрома 2б ошибки, входной информационный регистр 3, информационный вход 4 устройства, группу 5 элементов НЕ, группу 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходной информационный регистр ?, 25 первую группу 8 элементов И, входной контрольный регистр 9, группу 10 контрольных выходов устройства, группу 11 элементов И-НЕ, вторую группу

i2 элементов И, элементов 13 и 14

ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы 15 и 1.6 паритета старшего и младшего байтов устройства, регистр 17 кода ошибки, выход 18 кода ошибки устройства, блок 19 памяти, блок 20 коммутации, элемент ИЛИ 21, триггер 22 ошибки, 35 выход 23 ошибки устройства, третью и четвертую, группы 24 и 25 элементов

И, регистр 26 скорректированных контрольных разрядов, элемент И 27

40 блока 1 управления, элемент И-НЕ 28 блока 1 управления, элементы НЕ 2931 блока 1 управления, вход 32 начальной установки устройства, входы

33 и 34 задания режима работы уст" ройства, тактовые входы 35 и 36 прие45 ма и выдачи информации устройства соответственно, группу 37 входов контрольной свертки устройства, выход 38 третьего элемента НЕ 31 блока 1 управления, группу 39 выходов откорректированного кода устройства, форми.рователь 40 синдрома ошибки.

Блок 20 коммутации (фиг.2) содержит элементы И 41"44, группу 45 элементов НЕ, группу 46 элементов

И-ИЛИ- НЕ .

Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем работает следующим образом, Устройство работает с кодом (26, 12) в режиме чтения информации и в режиме формирования контрольных разрядов„ При этом младшие 8 разрядов группы 37 входов контрольной свертки устройства соединены с шиной единичного потенциала, а два старших раз.Ф ряда — с шиной нулевого потенциала.

Нри работе в режиме чтения информации входы 33 и 34 задания режима работы устройства и вход 32 начальных. установок устройства соединяются с шиной единичного потенциала.

По сигналу, поступающему на тактовый вход 35 приема информации на входной информационный регистр 3 и входной контрольный регистр 9, записываются соответственно 16 информационных и 10 контрольных разрядов(выходы элементов И-HE группы 11 в это время закрыты единичным сигналом, поступающим с второго входа 34 задания режима работы устройства и не шунтируют контрольные выходы группы

10 устройства). С выходов входного информационного регистра 3 и входного контрольного регистра 9 через элементы И первой и второй групп 8 и 12 принятое сообщение поступает на входы элементов ИСКЛЮЧАЮЩЕЕ ИЧИ группы 2 формирователя синдрома ошибки, на выходах которых формируется синдром ошибки согласно матрице, приведенной на фиг.3.

Десятиразрядный код с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 через элементы И 41 и 42 блока 20 коммутации, группу 5 элементов НЕ и группу 40 элементов И-ИЛИ-НЕ блока 20 коммутации, поступает на адресный вход блока 19 памяти и на входы элемента ИЛИ 21.

В ячейках блока 19 памяти прошиты заранее подсчитанные варианты одиноч ных и двойных ошибок. Число одиночных ошибок 26, число двойных ошибок— число сочетаний С -235. По нулевог

7б му адресу прошиты логические нули— признак отсутствия ошибок. Два разряда в каждой ячейке блока 19 памяти.— прошит код ошибки — одиночная или двойная ошибка. Эти разряды поступают на регистр 17 ошибки.

Выходы информационных разрядов блока 19 памяти поступают на вторые входы соответствующих элементов

3 12

ИСКЛЮЧАЮЩЕЕ ИЛИ группы 6 и корректируют сообщение, которое поступает на первые входы элементов ИСКЛЮЧАЮ-.

ЩЕЕ ИЛИ группы 6 с выходов элементов

И первой и второй групп 8 и 12. Скорректированное сообщение — информационная и контрольная часть — записы" ваются соответственно в элементы НЕ

29 блока 1 управления. На вторые входы элементов И третьей и четвертой групп 24 и 25 поступает сигнал с тактового входа 36 выдачи информации устройства через элемент И-НЕ 28.

Теперь к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 формирователя 40 синдрома ошибки подключаются сигналы с выходов элементов И третьей и четвертой групп 24 и 25, а элементы И первой и второй групп 8 и 12 закрываются. Так как выходы элементов

И младшего и старшего байтов третьей группы 24 объединены соответственно . с выходами элементов И старшего и младшего байтов первой группы 8, а выходы каждого 2j-го и (2j-1)-ro элементов И второй группы 12 объединены соответственно с выходами (2j1)-го и 21-го элементов И четвертой группы 25 (1 j 5) контроль оборудования осуществляется более эффективно-.

При правильно скорректированном сообщении на адресный вход блока 19 памяти поступает нулевой код. В противном случае через элемент ИЛИ 21 положительным фронтом сигнала с выхода второго элемента НЕ 30 блоха

1 управления триггер 22 ошибки коррекции будет устанорлен в единичное состояние.

Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и 14 формируют контрольные разряды по четности для старшего и младшего байтов сообщения.

В режиме формирования контрольных разрядов на вход.32 начальных установок устройства-и на входы 33 и 34 задания режима работы устройства поступают нулевые сигналы.

В этом режиме входной контрольный регистр 9 и регистр 26 скорректированных контрольных разрядов сигналом с входа 32 начальных установок удерживаются в нулевом состоянии.

Информация записывается на входной информационный регистр 3 по сигналу с тактового входа 35 приема информации. Элементы И первой и второй групп 8 и 12 открыты. С выхода

39721

15 дов устроиства

25

I блока 20 коммутации на адресный вход блока 19 памяти поступает нулевой код, поскольку на выходе 38 третьего элемента HE 31 блока 1 управ- . ления единичный сигнал, а на первом входе 33 задания режима работы устройства — нулевой сигнал.

На входы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы 2 формирователя синдрома ошибки поступает информация с выходов элементов И первой группы 8 и нули с выходов элементов И второй группы 12, так что на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 формируются контрольные разряды, которые через элементы НЕ группы 5 и через элементы

И-HE группы 11 поступают на группу

10 входов-выходов контрольных разря-, Информация с выхода регистра 3 без изменения проходит через элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ группы 6 на выходной информационной регистр 7 и на группу

39 выходов откорректированного кода устройства.

Ненулевые состояния триггера 22 и регистра .17 говорят о неисправности устройства в этом режиме.

Формула изобретения

Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля.и передачи информации, содержащее блок уп" равления, входной информационный регистр, входной контрольный регистр, выходной информационный регистр, регистр кода ошибки, группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов .

И-НЕ, три группы элементов И, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, группу .элементов НЕ и формирователь синдрома ошибки, содержащий группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ причем группа инфор-; мационных входов входного информацион ного регистра является группой информационных входов устройства, информационные входы входного контрольного регистра соединены с выходами соответствующих элементов И-НЕ группы и образуют группу контрольных выходов устройства, выходы входного информационного регистра, входного контрольного регистра и выходного информационного регистра соединены с первыми входами соответствующих элементов И первой, второй и третьей групп соответственно, информационные выходы входного инфор1239721 б

$ мационного и входного контрольного регистров соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы, информационные входы выходного информационного регистра coe" динены с выходами соответствующих элементов. ИСКЛЮЧАЮЩЕЕ ИЛИ группы, группа информационных выходов выходно" го информационного регистра является группой выходов откорректированного !О кода устройства, выходы первого и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно выходами паритета старшего и младшего байтов устройства, выход регистра кода ошибки является выходом кода ошибки устройства, вход,. синхронизации вхвдного информационного регистра является тактовым входом уст ройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия,gg в него введены блок памяти, регистр скорректированных контрольных разря-, дов, четвертая группа элементов И, элемент ИЛИ, триггер ошибки и блок коммутации, блок управления содер- 25 я(ит три элемента НЕ, элемент И и

I элемент И-НЕ, причем входы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ группы формирователя синдрома ошибки соединены с выходами соответствующих элементов И первой щ и второй групп в соответствии с матри" цей формирования контрольных разря; дов, входы первой группы информацион- . ных входов блока коммутации соединены с выходами соответствующих эле- 5 ментов ИСКЛЮЧАЮЩЕЕ ИЛИ группы формирователя синдрома ошибки, входы второй группы информационных входов блока коммутации соединены с выходами соответствующих элементов НЕ группы, 4О входы которых соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы формирователя синдрома ошибки, выходы элементов НЕ группы соединены с прямыми входами соответствующих элементов И-НЕ группы, инФ формационные входы регистра скорректированных контрольных разрядов соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы регистра скорректированных контрольных разрядов соединены с первыми входами соответствующих элементов И четвертой группы, вторые входы которых соединены с выходом элемента И-HE блока управления и вторыми входами элементов И третьей группы, группа выходов блока коммутации соединена с группой входов зле мента ИЛИ и группой адресных входов блока памяти, выходы информационных разрядов которого соединены с вторыми входами соответствующих элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы разрядов признаков ошибки блока памяти соединены с соответствующими информационными .входами регистра хода ошибки, вход синхронизации которого соединен с входами синхронизации выходного информационного регистра и регистра скорректированных конт-рольных разрядов и выходом первого элемента НЕ блока управления, вход которого объединен с TBKToBblM входом устройства, вход синхронизации триггера ошибки коррекции соединен с выходом второго элемента НЕ блока управления, вход которого объединен с первыми входами элемента И и эле мента И-НЕ блока управления и подключен к тактовому входу устройства, I входы начальной установки четырех старших разрядов входного контрольного регистра и регистра скорректированных контрольных разрядов объединены и подключены к установочному входу устройства, вторые входы всех элементов И первой и второй групп соединены с выходом элемента И блока управления, второй вход которого объединен с входом третьего элемента НЕ и вторым входом элемента И-НЕ блока управления, вхо дом начальной установки шести млад" ших разрядов входного контрольного регистра, первым управляющим входом блока коммутации и образует первый вход задания режима работы устройства, инверсные входы элементов H пер- вой группы обьединены и являются вторым входом задания режима работы устройства, трет:ья группа информационных:входов блока коммутации является группой входов контрольной свертки устройства, второй управляющий вход блока коммутации соединен с выходом трет.ьего элемента НЕ блока управления, выход элемента ИЛИ соединен.с информационным входом триггера ошибки, выход которого является выходом ошибки коррекции устройства, выходы тринадцатого и шестнадцатого разрядов выходного информационного регистра и вьжод первого разряда регистра скорректированных контрольных разрядов соединены с соответствующими вхо-. дами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы пятого и восьмого разрядов вы1239 ходного информационного регистра и второго разряда регистра скорректированных контрольных разрядов соединены с соответствующими входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каждого i — ro элемента И первой группы объединен с выходом (i+8)-го элемента И третьей группы (1 «(i -8), выход каждого i-ro элемента И третьей группы объединен с выходом (i+8)-ro 10 элемента И первой группы, выход каждого 2j-ro элемента И второй группы

721 8 объединен с выхopoM (2j 1)-ro элемента И четвертой группы (1 « j « <5), выход каждого (2j-1)-ro элемента И второй группы объединен с выходом

2j-го элемента И четвертой группы, входы начальной установки четырех старших разрядов входного контрольного регистра и регистра скорректированных контрольных разрядов обьединены и подключены к входу начальной установки устройства.

Ы З2

1239721

1239721

l23972l

npguà- h ñ

ГпыР бмпзы Оши5 (Оыудм/) gg

К01 изб

2-3

2-9

2-5

2-6

2-7

2-8

2-9 г -1(2

21 1

2-12

2-13

2-1Я

2-15

2-16

1-H

4-12 й-17

Я

q. jg

20 й, 21

У1 $2 ф 2Я

4-29

4-25

5-6

5 — 7

5-8

5-9

5-10

5-11

5-12

5-13

5- 19

5-15

5-16

5-17

$-18

5-19

5-20

5-21

5-22

5-23

-7

-9

-10

-12

-12

-13 — 1й

-15

-f6

-17

-18

-19

-20

-21

-Z2

-23

-20

-25

-26

5-25 б-7

6-8

6-10

6-11

6-12

6-13 б-Н

6-15

6-1б

6-17

ОООО

«) ОЗО

jÈÎ

JG3G

1579

0674

1512

l д(Ц

П07

1047

0023

0156

0277

0577

0206

0014

0 17

0411

Î 055

051 5

1415

Прошитые

btlmbf оиадки) 1

1

2 г г г г

2 г

2

2 г

2 г

2 г

2 г

2

f 750

1526

1669

0569.

1602

1713

1617

1357

0333

0296

0167

0667

0116

0709

0707

0701

07Z5

О 705

Q97Q

0G й, 2-17

2-18

2-И

2-20

2-27

2-22

2-23

2-2 >

2-2 "

2-26

3 — Ч

3-5

3-6

3-7

3-8

3-9

3-10

3-11

3-12

3-1 5

3-1 Ф

3-js

3-16

3-17

3-! 8

3-19

3-20

3-21

3-22

3 2 3

3-29

3-25

3-26 1-5

p-g ф-7

q-g

2

2 г г

2

2 г

2 г

2

2 г

2 ? г

2

2 г г

2 г г

2

2

2

0003

0307

0Ч07

ИВЗ

1516

1637

1137

1646

10 5О

1057

1051

10 75

10 15.

И 55

0Æ2

10 2

032О

0131

0671

l6 15

1И1

1301

1222

1221

1227

12И

1203

1323

1023

16 23

02 23

0066

0177

02 73

0533

1557

И22

1703

1003

1772

1163

П оашаью

И/А (оиидки) г

2 г

2 г

2 г

2

2

2 г

2

2

2

2

2

2

2

2

2

2

123972l

Ядрес

7039

Праииоые

Йи1Ь/ оиибки) Адрес

ППЗЯ

Прпиаюъ е Код биты аиР ошибки) ки

Прошиты Код биты Оши (ааидки) ки

1171

1141

1121

7061

1И1

7561

0161

7366

1277

-1173

1б33

0657

0722

0903

0303

0472

0263

02б5

0271

0247

0227

O36J

066 7

0667

1261

0711

1531

ЯМ

1719

J 706

1103

1117

1127

1147

70О7

7307

150?

0107

0309

ОЖ9

Н20

767Ч

1179 б 19

6-20

6-21

6-22 б-23 б-29

6-25

6-26

7-8

7-9

7-10

7-11

7-72

7-,13

7-Я

7-15

7-16

7» J

7-78

7-79

-20

7-27

7-22

7-23

7-2Ф

7-25

7-26

8-9

8-10

8-l l

8 12

8-13

8-7 9

- 8-75

8-76

g-7 7

8-78

8-18

8-20

8 -27

8-22

8-23

8-2Ч

8-25

8 Еб, 9-70

9-71

9=72

9-13

9-1Ч

9-75

2

2

2

Г

2 г

2

2

2

2

22

2

2

2

2

2, 2 г

2

2

22

2

2

2

2

1017

101Ц

f0lZ

7006

7036

1056

1116

1216

И 16

0076

1729

f651 . 1570

1501

13 13

l3 l0

7376

1302

1332

7352

l2 l2

@2

0312

1111

1291

ИЯ

И50

И 56

7992

1172

И 72

7552

7652

1052

0052

0256

0559

0437

0034

0432

0426

0976

9-76

9 — 17

9 78

9-79

9-20

9-21

9-22 .

g-23

9-29

9-25

9-26

70-1110-12

70-1Л

10-19

l0- l5

1О-16

10-77

70-18

f0-19

10 -20

f0-21

10-22

l0--23

10-29

70-25

70 -26

11-1 2

11-73

11-7 9

11-15, 77-1б

71-17

11-7о

17-78

1l 20

11-21

11-2 2

11-23

11-24

17 -25

1f-ZG

12-7 3

12-Я

12-75

7.2-76

72-77 l 2-78, 12:-79

72-20

2

2.

2 г

2

2

2

2

2

2

2

2

2

2

2

2

2

2

2

2

0976

0536

0636

0036

1036

0327

0427

0542

0547 .

0547

0553

0563 иоз

0993

0793

0743

1593

0700 0077

Оббб

0672

0692

Об 22

0762

0462

0262

1662

0771

0l 63

0166

07 72

0192

07 22 аа62

0362

0562

1 l6 2

0672

067 f

0617

0503

0633

0653

0773

ОНЗ

0273

16 Ц

7Z-22

72-23

12 — 24

12-25

12-26

73-Я

l 3-75

73-76

73-17

73-78

73-79

l 3-20

13-27

13-22

73-23

13-29

13-25

73-2 б

f9 — 75

79-76

И-17

7Ч--78 й-79

79-20

И-27

1ч -22

19-23

Н-29

7 -26

75-76

75-77

J5-78

75-79

15 — 20

75-27

15-22

15-23

75-29

J 5-25

15-26

16-77

16-76

76-79

1á -20

16-2l

16 -22

76-23

16-Ze ., 2 2

2

2

2

2

2.

2

2

z

2

2

2

z

2 г

2

2

2

2

2

2

1239721 наес пазу

Прои ипа е биты (о иибки) Адрес

fll739

Прошивке д ивы (аииРки) Код ошиоХИ

Мрес

ПОЗУ

Про шип ые Код биты аиад (оаибки) ки

2

2 г

2

2 г г

2

2 .3

3

3

3

3

3

3

3

3

1

1

1 г

1

ОООЯ

007 7

0021

00 41

0101

0201

0407

1001

0072

0022 0042

0102

Q20Z

0902

10И аале

ООГЧ

ОО

О 709 иа

0409

100Ч

ООЯ

00 50

И 10

7 010

00 О

O12Q

10 20

02 0

0600 1 200

1 900

17 — 18

i7 f9

17-И

17 — 21

17 — 22

17;23

17 — 24

17-25

17 — 26

18 — 18

18 — 20

1Я вЂ” Z l

Щ-22

78 — 23

f8 — 29

78 — 25

18 -26

19 — 20

Я вЂ” Zf

19 — ZZ

18 — H . f9.— И

19 — 25

19 — И

20 — 21

20 — 22

2

2

2

2 д .Я

Е

2 г

2 г

2 г

2

2

Z

2

2

2

2

2

2

2

56О1

5111 бб 31

4751

7451

3011

2071

2101

32О5

Ю15

57 75

55115201

6521

4М1

И25

7741

2211

I 6655

46 31

Ч21

7601

5767

5705 б161

2021

3041

3131

75 75

70 15

Зй 25

5Ч25

42 91

4 55!

72 71

5311

60 21

2451

ЗЧЗ1

3541

М33

9253

4037

4727

7007

516 7

5? 03 б26 7

2б27

3647

3737

2433

-7373

3113

Згб3

75 13

3223

5223

4571

4111

Й375

5241

6125 . 2565

Ж75

2771

7031

3251

3ZZ1

7551

3161

5161 ф ф ф

Ц ф ф ф

5

5

5

S

5

5

5 б

6

6 б

6

В

6! 23972!

Коо ошиоки

Праыыпь!е Код дить! ОшиЮ (,wub u) 7ш

Кос

omubки

Лдрес

ППЗЦ жорес

003У адрес

ПОЗУ

13

13

13

23

23

13

13

13

13

f3

13

13

13

13.

13

23

13

73 !

Ч

24

14

14

14 !

24

1

1

1

I

1

1 . 1

l t

l !

l

l !

14

29

14

f5

f5

f5

f5

5671

5211

5765 6045

4147

2б 05

3472

6331

2157

2121

6651

2261

4261

4577

4177

4323

4403

7323

5243

5227

6143

2503

3563

3413

2717

7057

3237

3247

7537

3107

51 07

4406

406 6

4Za2

45!2

7232

5352

5336

6052

24 12

34 72

3502

2506

7146

3326

3358

7Ч28

3016

50 !6

Праьиитые биты (оьииоки) 7

7.

7

7

7

7

7

7.

8

8

8

8

8

8

В

6

8

9

9 . 9

9

9

9

g

9

9

1

1 !

1 !

l !

f

1 ! !

f

1

I

l

f !

1

f

4702

43áZ

4106

4616

7236

50 56

5032

6356

277б

3776

3606

2502

7242

3022

3052

7722

3312

53 72

4042

4422

4646

4756

76 76

5776

57 72

6476

2056

3036

37 Чб

2242

7502

376Z

3772

7062

3452

5452

50 26

5446

5622

5132

6612

4772

4776

7472

3032

2052

2122

3226

6566

2706

2776

6006

24 36

44 3G

10 !

О !

О

f0 !

О !

О

1О !

l0

:20

17

f1

11 !f

11

ff

71

ll

21

11

ll

1!

11

f1

11

ll

11 !

fZ

12

f2

12

12

72

f2

12

f2 . 12

12

72

l2

f2

12

12

12

1

1 !

7

1

1

1

1 !

1

f !

1

° 1 !

f

t

1

5753

5533

5757

5047

6767

4б07

4663

7507

3247

22 27

205 7

3353

64 73

2673

2603

6173

2543

4543

5272

56 72

5476

366

6446

4526

4542

76 26

3Z6á

2206

23 76

3072

6732

2552

2522

áZ52

2662

4бб2

5572

57 22

53 76

5Чбб

6346

4226

4242

7126

3566

2506 ,2476

3772

6032

2252

2222

6552

2162

47 62

Прсьииюые оиты (оаiибни j

1239721

/7П/7///ать RVO

//и///Ы еасоф (а/7/и&и/7 прес ,/77.73д ил///, /77Ы

/йи, арес

ПЬ9

1

7

1

1

1

1 I

1

1

1

g

И

19

19

7g

79

7g

zg

ag

I9

79

19

7/I

19

76

16

16

16

16

76

76

16

76

76

16

76

16

76

76

16

16

76

17

17

17

17

17

17

17

17

77

77

17

77

78 и

lu

1g

7S

78

I8

18

18

18

78

18

18

18

18

18

18

18

1 7

7

1

1 I !

1

7

cp/ g

Г

Составитель В.Гречнев .

Техред O.Сопка Ксрректор О.ЛУговаЯ,Редактор К.Папп

-T7 ip a,ê 6 7 1 Подписное

БКИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,. Москва, 11(-35, Pàóøcêàÿ наб., д. 4/5

Заказ 3398/50

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

5 03

5663

5/70 7

53-7 7

6//37

// 557

//533

7657

3277

22 7,7

2307

3003

6 7//3

2523

2553

6223

26 13

//61 3

5971

5077

// 3//5

432!

70//5

3//05

2//6 5

3k!

6151

2331

23//1

5//1//

5(? 7//

5. 00

6220 73/70 /32 7

70ЦО

3//77 0

2//60

6159

2339

23//// б //3//

200/

//ОО//

5// ОО

520//

551/7

62 3//

// . 5//

//330

705 ./ !

5"? /I

2/ 7// ! 250/! )

67 /а

Z3Z0

6/1 20

"".70

:; 70

r; т/1

5:23

55 2//

620/!

//36/!

/! 7/70

7, 7 6//

Б/1 2//

2///7 /I

25 3/!

23 70

2360 ;70

//020 л0

29

27

21

21

21

2l

2!

21

21

27

2I

21

2I

27

Z7

21

21

21

21

2;-

Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации Устройство для исправления двух ошибок в кодовой комбинации с самоконтролем в системах контроля и передачи информации 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для контроля запоминающих устройств

Изобретение относится к области вычислительной техники и может быть использовано в специализированных и универсальных ЭВМ повышенной надежности

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ, системах сбора и обработки информации , а также в системах контроля и управления

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе специализированных цифровых вычислительных машин или систем обработки и нередачи цифровых данных

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем с высокой степенью надежности

Изобретение относится к вычислительной технике и может быть использовано для контроля полупроводниковых оперативных и постоянных запоминающих устройств

Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам с контролем и может быть использовано при построении высоконадежных вычислительных систем

Изобретение относится к вычислительной технике и может быть использовано при контроле блоков памяти, для ускорения определения границ области устойчивой работы запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано для проверки работоспособности оперативной памяти на интегральных микросхемах при массовом их производстве или для входного контроля оперативной памяти

Изобретение относится к вычислительной технике и может быть испо11ьэовано в цифровых ЭВМ повышенной ин- |юрмационной надежности

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Наверх