Устройство для цифровой фильтрации

 

Изобретение относится, к области вычислительной техники и может быть использовано в системах цифровой обработки радиолокационных, видео-, сейсмических, и других сигналов. Цель изобретения - повьшение быстродействия . Поставленная цель достигается тем, что устройство имеет в своем составе (N+l)/4 вычислительных блоков , каждый из которых содержит пять регистров, четыре сумматора и два умножителя с соответствующими связями меяоду узлами устройства. 2 ил. о €

СОЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

09) (11) (511 4 G 06 F. 15/353, Н 03 Н 17/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3820930/24-24 (22) 06.12.84 (46) 30.06.86. Бюл. ¹ 24. (71) Киевский ордена Ленина политех-нический институт им. 50-летия Вели" кой Октябрьской социалистической революции (72) P. Выжиковски (Р1 )., 1О,С. Каневский, В;И . Лозинский и И И. Синичук (53) 681.32(088.8) (56) Патент СНА № 3980773, кл. G 06 F 15/353, 1976.

Уильямс Ф. Цифровая интегральная схема для фильтрации видеосигналов.—

"ЭлектРоника", 1983 № 20 с. 7479, рис. 3. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой обработки радиолокационных, видео-, сейсмических.и других сигналов. Цель изобретения — повышение быстродействия. Поставленная цель достигается тем, что устройство имеет в своем составе (Я+1)/4 вычислительных блоков, каждый из которых содержит пять регистров, четыре сумматора и два умножителя с соответствующими связями между узлами устройства. 2 ил.

1 12

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки радиолокационных, видео-, сейсмических и других сигналов.

Цель изобретения — повышение быстродействия устройства, На фиг. изображена структурная схема предлагаемого устройства; на фиг. 2 — блок-схема алгоритма формирования отсчета выходного сигнала

Y (n), Устройство содержит Е=(И+1)/4 вычислительных модуля 1.1-1.L, причем первый вход 2.i i-го блока (i=

=2,3,...,L) соединен с первым выходом

3.(i-1)-ro блока! второй вход 4.i

i-го блока (i=1,2,...,L-1) соединен с вторым выходом 5.i+1 (i+1)-ro блока, пятый вход 6.i i-го блока (i=

=1,2, ° ..,L-1) соединен с третьим выходом 7.i+1 (i+1) -ro блока, третий.

8.i. и четвертый 9.i входы i-го блока (i=1,2.....?.) соединены с входами весовых коэффициентов симметричной импульсной характеристики устройства.

Тактовые входы 10.i (i=1,2,...,!.) всех блоков соединены с тактовым входом устройства. При этом первый вход

2.! и третий выход 7.1 первого модуля 1.1 являются соответственно выходом и входом устройства. Первый выход З.L последнего модуля 1.L соединен с вторым входом 4,L этого же модуля, а на пятый вход 6.L подан сигнал логического нуля.

Каждый вычислительный блок содержит регистр 11, вход которого соединен с первым входом 2 модуля 1, а выход — с первым выходом 3 модуля 1, регистр 12, вход которого соединен с вторым входом 4 модуля 1, а выход— с входом регистра 13, выход которого соединен с входом четвертого регистра 14, выход которого соединен с вторым выходом 5 блока 1, сумматор

15, первый вход которого соединен с первым входом 2 блока, а второй вход — с выходом регистра 12, сумматор 16, вход которого соединен с выходом регистра 11, а другой вход— с входом 4 блока 1; первый 17 и вто"рой 18 умножители, первые входы которых соединены с выходами соответственно сумматоров 15 и 16, вторые входы — соответственно с третьим 8 и четвертым 9 входами блока 1, а выходы — соответственно с первым и

41258 2 вторым входами сумматора 19, выход которого соединен с входом сумматора 20., выход которого соединен с третьим выходом 7 блока 1, а другой вход — с выходом регистра 21, вход которого соединен с пятым входом 6 блока 1.

Тактовые входы всех регистров соединены с тактовым входом 10 бло-1О ка 1,.

Устройство работает следующим образом.

Правило формирования выходных отсчетов Y(n) имеет вид: ! 5 7 (и):=а (1) ° Х (М+п-1 ) +а (2) (Х (М+и) + +X(M+n-2Q +а(3) (X(M+n+1)+X(M+n-3)) +

+а(4) !Х(М+и+2}+Х(М+и-4)g +...+

+a(M)PX(N+n-1}+X(n)g, (1) где :М вЂ” число весовых коэффициен20 тов симметричной импульсной характеристики устройства, включая равные коэффициенты;

M=(N+

+!)/2 — количество различных коэф25 фициентов импульсной характеристики;

a(i) — весовые коэффициенты симметричной импульсной характеристики устройства (1=1,М), Q0 причем a(1) — центральный весовой коэффициент;

Х(3), Y(n) — отсчеты соответственно на входе и на выходе устройст-. ва (j, n=!,2,3. ..), Первый двучлен а(1) Х(М+и-1) формулы (1) в устройстве реализован в виде

a(1)

jX(M+n-1)+Х(М+и-1)) с!О

2 т,е, на вход центрального весового коэффициента устройства подана величина а(1)/2, так как на первый вход умножителя 18.L подается удвоенный входной отсчет Х(М+п-l), Операцию цифровой фильтрации устройство выполняет следующим образом. На протяжении первых (N-Ь-1) тактов, где такт — отрезок времени между передними фронтами двух тактовых импульсов, поступающих на тактовый вход устройства, осуществляется заполнение регистров блоков — режим холостого хода. Новый входной отсчет поступает на вход устройства сразу после прихода переднего фронта тактового импульса. В (N L)-м такте поступившие на вход устрой124!

Рассмотрим получение отсчета Y(n) .

При этом описывается работа только

50 той части устройства, которая связ ан а с формиро в анием Y (и} .

Такт (n+7). В третьем блоке формируются на выходах: сумматора 55

16.3 — fX(n+5) +X(n+5)) =2 Х(п+5); умножителя 18. 3-2-X(n+5) !/ а(1) (так как на второй вход умножителя ства (N-L+?) входных отсчета Х() находятся соответственно: X(N-L+1)— на входе устройства; X(N-Ь) — в регистре 11.1; Y(N-L-1) — в регистре

11.2; X((N+1)/2) — в регистре 11.1; 5

X((N+1)/2-I) — в регистре 12.Ь;

Х((И+1)/2-2) †.в регистре IÇ.L;

X((N+1)/2-3) — в регистре 14 .Ь;...

Х(2) — в регистре 12.2; Х(1) — в регистре 13,2.

С приходом очередного тактового импульса происходит сдвиг входных отсчетов в цепочке, образованной регистрами 11 ° †.L, 12.L 13.Ь, 14.L, 12.L-I, ?З.Ь-I, 14.L-I, ° ... !5

12.1, 13.1, 14.1. Таким образом, с началом каждого нового такта номера хранимых в указанных регистрах входных отсчетов X(j) увеличиваются на единицу по сравнению с предыдущим 20 тактом.

Рассмотрим работу устройства при формировании отсчета Y(n) для случая

N=ll что соответствует М=6 различным весовым коэффициентам симметрич- 25 ной импульсной характеристики фильтра. Устройство содержит L-(N+1)/4=3 вычислительных модуля. Режим холостого хода длится N-L-1=7 тактов.

Формула. (1) формирования выходных отсчетов для N=ll приобретает следующий вид;

Y(п) = — — ЬХ(п+5)+Х(п+5)) +а(2) к а(1)

"(X(n+6)+X(n+4)J +...+а(6) (Х(п+10)+

+Х(п)3, (2) где n=l 2, 3,...

Выходной отсчет Y(n) начинает формироваться в (N-L+n-1) = (7+п)ю такте, причем входные отсчеты в этом такте находятся: Х(п+8) — на входе устройства; Х(п+7) — в регистре — 1.1;

Х(п+6) - в регистре 11.2; Х(п+5) в регистре 11.3; Х(п+4) — в регистре 12.3; Х(п+3) — в регистре 13,3;

Х(п+2) — в регистре 14.3; Х(п+1) в регистре 12.2; X(n) — в регистре

13.2.

258 4 ! !

8.3 подается — a(l)); сумматора

1 5. 3 — (X (и+6) +Х(n+4)j; умножителя

17.3 — )X(n+6)+X(n+4) J а(2); сумматора 19.3 — ?Х(п+6)+Х(а+4)) а(2)+

+Х(п+5) a(1); сумматора 20.3

LX(n+6)+X(n+4}3 а(2)+Х(п+5) а(1) (на втором входе сумматора 20.3 сигнал логического нуля).

Такт (и+8). Третий блок. начинает формировать выходной отсчет Y(n+1) аналогично описанному, в то время как второй модуль продолжает вычисление Y(n). В этом такте во втором блоке формируются на выходах: сумматора 16.2 — (Х(п+7}+Х(п+3)? умножителя 18.2 — $X(n+7)+X(n+3)) ° а(3); сумматора 15.2 — (Х(п+8)+Х(п+2) ; умножителя 17.2 — jX(n+8)+X(n+2)g а(4); сумматора 19.2 — (X(n+7)+X(n+3)j а(3)+

+(Х(п+8)+Х(п+2)?-а(4); сумматора 20.2Х(п+5),а(1)+(Х(п+6)+Х(п+4}? а(2)+

+ (Х (n+ 7) +X (n+3)) a (3 ) +(X (n+ 8) + X (n+ )P . а(4) (так как в регистре 21. 2 содержится слагаемое, сформированное в предыдущем такте третьим блоком).

Такт (n+9). В третьем блоке начинается формирование отсчета Y(n+2), во втором и первом блоках продолжается формирование соответственно отсчетов Y(n+1} и Y(n). В первом блоке формируются на выходах: сумматора

?6.1 — PX(п+9)+X(n+?)j; умножителя

18.1 — ?Х(п+9}+Х(п+1)) a(5); сумматора 15.1 — (X(n+IO)+X(n)); умножителя 17.1 — (X(n+IO)+X(n)g а(6); сумматора 19.1 — (Х(п+10)+Х(п)) а(6)+

+(X(n+9)+X(n+l)) a(5); сумматора

20,1 — Х(п+5) ° а(?}+(X(n+6}+X(n+4)g а (2) + PX (n+ 7) +X (n+3)j а (3) + (Х (и+8) +

+X(n+2)). а(4)+ (Х(п+9}+Х(п+1)) a(5)+

- (Х(п+10)+Х(n)) а(6) .

Таким образом, в каждом такте начиная с !0-го на выходе устройства появляются выходные отсчеты Y(n), сформированные в соответствии с выражением (2).

Формула изобретения

Устройство для цифровой фильтрации, содержащее (N-З)/4 вычислительных блока (N — число отсчетов импульсной характеристики), причем каждый вычислительный блок содержит четыре регистра, первый и второй умножители, первый и второй сумматоры, выходы которых подключены к первым входам соответственно первого и

1241258 второго умножителей, вторые входы которых являются входами коэффици- . ентов соответственно первой и второй групп устройства, а тактовые входы первого, второго, третьего и четвертого регистров всех вычислительных блоков объединены между собой и являются тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, . 1p с целью повышения быстродействия, в него введен (N+1)/4-й вычислительный блок, причем в i-й (i=1,...,(0+1)/4) вычислительный блок введены третий и четвертый сумматоры и пятый регистр 1 причем выход первого регистра подключен к первому входу первого сумматора, выход второго регистра подключен к первому входу второго сумматора и информационному входу третьего регистра, выход которого подключен к информационному входу четвертого регистра, выходы первого и второго умножителей подключены соответственно к первому и второму входам третьего 2g сумматора, выход которого подключен к первому входу четвертого сумматора, второй вход которого подключен к выходу пятого регистра, при этом выход первого регистра j — го (j=l,..., (N-3)/4) вычислительного блока подключен к второму входу второго сумматора и информационному входу пер- вого регистра (+1)-го вычислительного блока, информационный выход четвертого регистра k-го (k=2,..., (N+1)/4) вычислительного блока под- ключен к второму входу первого сум— матора и информационному входу второго регистра (k-1)-ro вычислительного блока, а выход четвертого сумматора Е"го вычислительного блока подключен к информационному входу пятого регистра (k-1)-го вычислительного блока, выход четвертого сумматора и информационный выход четвертого регистра первого вычислительного блока являются соответственно первым и вторым информационными выходами устройства, выход первого регистра (N+1)/4-го вычислительного блока подключен к второму входу первого сумматора и информационному входу второго регистра (N+1)/4-го вычислительного блока, информационный вход пятого регистра которого является входом константы устройства, тактовые входы пятых регистров всех вычислительных блоков и тактовые входы первого, второго, третьего и четвертого регистров (N+1)/4-го вычислительного блока объединены и яв" ляются тактовым входом устройства, 1241258

Составитель А. Баранов

Редактор А. Orap Texgep В.Кадар Корректор Е. Рошко

Заказ 3601/45 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4