Формирователь уровней напряжения для записи-считывания информации

 

Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти о Целью изобретения является упрощение формирователя. Упрощение схемы достигается за счет совмещения в одном дифференциальном каскаде функций переключения и деления тока для получения трех уровней выходящего сигнала: высокого, низкого и среднего. 1 ил (Л с tN9 4;ib sj ;о 4i ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

15D4 G 11 С 7/00

3CK":.""" " "

13 „

ЬИБЛИОТ<1 А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И Д ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3851836/24-24 (22) 05.02.85 (46) 30.07.86. Бюл. Ф 28 (72) А.С.Попель, Е.В.Григорьев, М.П.Сахаров и И.В.Черняк (53) 681.328,6 (088,8) (56) Патент Японии Ф 57-7487, кл. G 11 С 7/00, 1982. (54) ФОРМИРОВАТЕЛЬ УРОВНЕЙ НАПРЯЖЕНИЯ ДЛЯ ЗАПИСИ-СЧИТЫВАНИЯ ИНФОРМАЦИИ

„„30„„1247945 А1 (57) Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти. Целью изобретения является упрощение формирователя. Упрощение схемы достигается за счет совмещения в одном дифференциальном каскаде функций переключения и деления тока для получения трех уровней выходящего сигнала: высокого, низкого и среднего. 1 ил.! 247945 2

Изобретение относится к вычислительной технике и может быть использовано при создании интегральных полупроводниковых схем памяти.

Цель изобретения — упрощение формирователя.

На чертеже .представлена принципиальная схема предлагаемого формирователя уровней записи-считывания.

Формирователь содержит три входа

1, 2 и 3 информационных и два выхода 4 и 5 записи и считывания, источник б тока, первым выводом подключенный к общей шине 7, первый и второй транзисторы 8 и 9, эмиттеры которых соединены, а базы подключены соответственно к первому I и второму 2 входу, два нагрузочных элемен10 и 11, каждый из тоит из последовательно соединенных первого 12, 13 и второго 14, 15 резисторов, первые выводы которых подключены к шине 16 питания, вторые выводы подключены соответственно к первому и второму выходам 4 и 5, а точки соединения резисторов 1? и 14, 13 и 15 — соответственно к коллекторам первого и второго транзисторов 8 и 9. Базы третьего и четвертого транзисторов 17 и 18 соединены и подключены к третьему входу 3, эмиттеры соединены и подключены к эмиттерам первого 8 и второго 9 тран зисторов, а также второму выводу источника 6 тока, а коллекторы годключены соответственно к первому 4 и второму 5 выходу.

Предлагаемый формирователь уровней записи и считывания работает|следующим образом.

При поступлении на вход 1 сигнала, уровень которого превышает уровни сигналов на входах 2 и 3, открывается транзистор 8 и через него протекает ток источника 6 тока, создающий падение напряжения на резисторе 12. На выходе 5 будет формироваться сигнал уровня F., а на выходе 4 — сигнал, уровень которого ниже уровня Е на величину падения напряжения на резисторе 12, т.е. сформированы сигналы записи "О", При поступлении на вход 2 сигнала, уровень которого превышает уровни сигналов на входах 1 и 3, открывается транзистор 9 и через него протека30

55 ет ток источника 6 тока, создающий падение напряжения на резисторе 13.

При этом на выходе 4 формируется сигнал уровня Е„, а на выходе 4— сигнал, уровень которого ниже уровня

Е„ на величину падения напряжения на резисторе 13, т.е. сформированы сигналы записи "1".

При поступлении на вход 3 сигнала; уровень которого превышает уровни сигналов на входах 1 и 2, открываются транзисторы !7 и 18, которые в интегральной технологии идентичны, а так как их эмиттерные переходы соединены параллельно, то ток источника 6 тока делится между ними поровну, вследст- вие чего величина падения напряжения на последовательно соединенных резисторах 12 и 14 равна величине падения напряжения на последовательно соединенных резисторах 13 и 15, т.е. на выходах 4 и 5 формируются сигналы равного напряжения.

Ф о р м у л а и з о б р е т е н и я

Формирователь уровней напряжения для записи-считывания информации, содержащий первый и второй транзисторы, базы которых являются соответственно первым и вторым информационными входами формирователя, а эмиттеры подключены к источнику тока, соединенному с общей шиной, первый и второй нагрузочные элементы, каждый из которых состоит из двух последовательно соединенных резисторов, одни выводы которых подключены к источнику питания, другие являются соответственно первым и вторым информационными выходами формирователя, третий и четвертый транзисторы, коллекторы которых подключены соответственно к первому и второму информационным выходам формирователя, о т л и ч а ю шийся тем, что, с целью упрощения формирователя, коллекторы первого и второго транзисторов соединены со средними точками резисторов„ базы третьего и четвертого транзисторов являются третьим информационным входом формирователя, а эмиттеры подключены к эмиттерам первого и второго транзисторов.

1247945

Составитель В. Гордонова

Техред Э.Чижмар

Корректор М. Шароши

Редактор М.Петрова

Заказ 4131/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и. открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4