Формирователь адреса

 

Изобретение относится к области полупроводниковой техники и может быть использовано в интегральных схемах запоминакицих устройств на ЦДЛ-транспортах, имеющих резервные блоки запоминающих ячеек, для npof-f раммирования адреса дефектного блока. Целью изобретения является повьшение быстродействия. Формирователь адреса содержит коммутатор на МГЩ-транзист1 торах, ключ, пpoгpaммиpye я.Iй элемент. который может быть выполнен на плавкой перемычке, нагрузочный элемент, первый и второй инверторы, элемент 2И-2ИЛИ-НЕ, управляющий и адресные входы, шины питания. В предложенном формирователе цель достигается за счет введения второго инвертора и элемента . 2И-2ШШ-НЕ, что дает возможность развязать шины прямого и инверсного адресных сигналов друг от друга, позволяет применять для программирования импульсный режим тока без риска неправильного программирования и устранить влияние адресных сигналов друг на друга во всех режис мах работы устройства программировасе ния. Повышение быстродействия достигается за счет отсутствия дополнительных задержек на адресные сигналы . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19} (И) (594 G I I C 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPGHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3726685/24-24 (22) 09.04.84 (46) 23.10 ° 86. Бюл. У 39 (72) А. Н. Бочков и А. Б. Однолько (53) 681.327.66(088,8) (56) Электроника, 1981, У 5, с. 32-40.

Там же, с. 41-46. (54 ) ФОРМИРОВАТЕЛЬ АДРЕСА (57) Изобретение относится к области полупроводниковой техники и может быть использовано в интегральных схемах запоминающих устройств на

МДП-транспортах, имеющих резервные блоки запоминающих ячеек, для прог; раммирования адреса дефектного блока.

Целью изобретения является повышение быстродействия. Формирователь адреса содержит коммутатор на ИПД-транзис торах, ключ, программируемый элемент, который может быть выполнен на плавкой перемычке, нагрузочный элемент, первый и второй инверторы, элемент

2И-2ИЛИ-НЕ, управляющий и адресные входы, шины питания. В предложенном формирователе цель достигается за счет введения второго инвертора и элемента 2И-2ИЛИ-НЕ, что дает возможность развязать шины прямого и инверсного адресных сигналов друг от друга, позволяет применять для программирования импульсный режим тока без риска неправильного программирования и устранить влияние адресных сигналов друг на друга во всех режимах работы устройства программирова- Я ния. Повьппение быстродействия достигается за счет отсутствия дополнительных задержек на адресные сигна- ф® лы. 1 ил. 1

1265853

Изобретение относится к полупроводниковой технике и может быть использовано в интегральных схемах запоминающих устройств на МДП-транзисторах, имеющих резервные блоки зало- 5 минающих ячеек, для программирования адреса дефектного блока.

Цель изобретения — повышение быстродействия устройства, а также повышение надежности программирования.

На чертеже представлена функциональная схема формирователя адреса.

Формирователь адреса содержит коммутатор 1 на ИДП-транзисторах

2-4, ключ 5, программируемый эле- >5 мент 6, который может быть выполнен .на плавкой перемычке, нагрузочный элемент 7, первый 8 и второй 9 инверторы на МДП-транзисторах, элемент 2И-2ИЛИ-НЕ 10 на МДП-транзисто- 2О рах 11-14,.управляющий вход 15, адресные входы 16, 17, первую шину 18 питания, вторую шину 19 питания, выход формирователя 20, третью шину 21 питания.

Формирователь работает следующим образом.

В исходном состоянии на первой и второй шинах питания — низкий уровень напряжения (уровень земли). На тре30 тьей шине питания — высокий уровень напряжения (напряжение питания). Запись адреса дефектного блока происходит с помощью коммутатора 1 ключа 5 и программируемого элемента - плав- "35 кой перемычки б посредством изменения состояния планкой перемычки — ее программирования.

Процесс программирования начинается с подачи на затвор транзистора 2 О управляющего сигнала по входу 15 с уровнем логического нуля. Затем подаются сигналы на прямой 17 и инверсный 16 адресные входы и если уровень инверсного адресного сигнала также равен логическому иелю, то с приходом на вторую шину 19 питания высоковольтных импульсов они через транзистор 4 пройдут на вход ключа 5, который будет открываться и пропускать через себя программирующий ток, ко торый разрушит программируемый элемент — плавкую перемычку 6. Если же уровень инверсного адресного сигнала равен логической единице, то . 55 ключ 5 будет закрыт и разрешения программирующего элемента — плавкой перемычки 6 — не произойдет, Таким образом, состояние программируемого элемента б будет соответствовать значению данного разряда адреса дефектного блока.

Нагрузочный элемент 7, первый 8 и второй 8 инверторы служат для считывания состояния перемычки. После окончания процесса программирования на шине высокого напряжения устанавливается низкий уровень напряжения.

Сопротивление нагрузочного элемента выбрано много большим, чем сопротивление неразрушенной перемычки. Следовательно, если перемычка не разру" щена, то на входе первого инвертора будет поддерживаться низкий уровень напряжения, близкий к уровню земли, а на выходе — уровень напряжения питания. На выходе второго инвертора в этом случае будет удерживаться низкий уровень, близкий к уровню земли.

В случае перемычки нагрузочный элемент поддерживает на входе первого 8 инвертора высокий уровень напряжения, так что на его выходе установится низкий уровень напряжения, а на выходе второго 9 инвертора— уровень напряжения питания. Эти состояния формирователя устанавливаются после подачи на ЗУ напряжения питания и удерживаются во всех режимах работы ЗУ.

С помощью элемента 2И-2ИЛИ-НЕ происходит сравнение входных адресов ЗУ с адресами дефектных блоков, записанных в устройствах программиФ рования

Формула изобретения

Формирователь адреса,. содержащий коммутатор, первый вход которого является первым адресным входом форми-. рователя, второй вход соединен с первым управляющим входом формирователя, третий и четвертый входы формирователя являются соответственно первой и второй шинами питания, выход коммутатора соединен с управляющим входом ключа, вход которого соединен с первым выводом программируемого элемента, первым входом нагрузочного элемента и управляющим входом первого инвертора, выход коюча соединен . с первым входом первого инвертора и третьим входом коммутатора, о т л ич à o E, è É с я тем, что с целью

Составитель А. Мусьева

Редактор П. Коссей Техред Л,Сердюкова Корректор М. Максимишинец

Заказ 5672/51 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 1265 повышения быстродействия, он содержит второй инвертор и элемент 2И2ИЛИ-НЕ, выход которого является выходом формирователя, первый и второй входы элемента 2И-2ИЛИ-НЕ соединены соответственно с первым входом коммутатора и выходом второго инвертора, управляющий вход которого соединен с выходом первого инвертора, третий вход элемента 2И-2ИЛИ-НЕ яв- tO ляется вторым адресным входом, чет853 4 вертый вход элемента 2И-2ИЛИ-НЕ соединен с выходом первого инвертора, пятый вход элемента 2И-2ИЛИ-НЕ сое- . динен с первым входом второго инвертора и третьим входом коммутатора, второй вход первого инвертора соединен с вторым входом второго инвертора, выходом нагрузочного элемента и является третьей шиной питания, второй вывод программируемого элемента подключен к второй шине питания.