Транзисторный ключ

 

Изобретение относится к импульсной технике. Может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам. Целью изобретения является уменьшение потребляемой мош.ности и повышение надежности . Для достижения данной цели в устройство , содержаш,ее транзисторы 1, 2, резисторы 3-9, инвертор 10, элементы 11 и 12 И-НЕ, источник питания 17, нагрузку 18, общую шину 19, входную шину 20,введены инвертор 13, конденсаторы 21, 22, элемент 14 задержки, RS-триггер 15, элемент 16 И. Элемент 14 задержки задерживает подачу как логической единицы на первый вход элемента 16 И, так и логического нуля на вход инвертора 13, что повышает помехоустойчивость транзисторного ключа. 1 ил. 20 (Л to о: СП со 1C 1Ч

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D < Н 03 К 17 60

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1211873 (21) 3877902/24-21 (22) 02.04.85 (46) 23.10.86. Бюл. № 39 (72) Ю. К. Гришин (53) 621.382 (088.8) (56) Авторское свидетельство СССР № 1211873, кл. Н 03 К 17/60, 02.07.84. (54) ТРАНЗИСТОРНЫЙ КЛЮЧ (57) Изобретение относится к импульсной технике. Может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам.

„„SU„„1265992 А 2

Целью изобретения является уменьшение потребляемой мощности и повышение надежности. Для достижения данной цели в устройство, содержащее транзисторы 1, 2, резисторы 3 — 9, инвертор 10, элементы 11 и 12

И вЂ” НЕ, источник питания 17, нагрузку 18, общую шину 19, входную шину 20,введены инвертор 13, конденсаторы 21, 22, элемент

14 задержки, RS-триггер 15, элемент 16 И.

Элемент 14 задержки задерживает подачу как логической единицы на первый вход элемента 16 И, так и логического нуля на вход инвертора 13, что повышает помехоустойчивость транзисторного ключа. 1 ил.

1265992

Изобретение относится к импульсной технике, и может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам и является усовершенствованием изобретения ио авт. св. Хе 1211873.

Цель изобретения — уменьшение потребляемой мощности и повышение надежности за счет введения элемента задержки, второго инвертора, RS-триггера, элемента И, первый вход которого подключен к входу второго инвертора и через элемент задержки к входной шине, выход второго инвертора соединен с S-входом RS-триггера, К-вход которого подключен к выходу элемента И, второй вход которого соединен с выходом первого инвертора, а выход RS-триггера подключен к третьему входу первого элемента И вЂ” НЕ.

На чертеже представлена принципиальная электрическая схема транзисторного ключа.

Транзисторный ключ содержит первый

1 и второй 2 транзисторы, семь резисторов 3 — 9, первый инвертор 10, первый 11 и второй 12 элементы И вЂ” НЕ, второй инвертор 13, элемент 14 задержки, RS-триггер

15, элемент И 16, причем эмиттер первого транзистора 1 подключен к шине 17 источника питания и первому выводу первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 18 подключен к общей шине 19, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертый резистор 6 к шине 17 источника питания, второй вывод третьего резистора 5 соединен с выходом первого элемента И вЂ” НЕ

11, первый вход которого подключен к входной шине 20 и первому входу второго эле мента И вЂ” НЕ 12, выход которого через пятый резистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 17 источника питания, второй вход первого элемента 11

И--HE соединен с выходом первого инвертора 10, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 к общей шине 19, второй вход второго элемента И вЂ” НЕ 12 соединен с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов, первый 21 и второй 22 конденсаторы, первый вывод первого конденсатора 2! подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 19 и первым выводом второго конденсатора 22, второй вывод которого подключен к эмиттеру первого транзистора 1, первый вход элемента И 16 подключен к входу второго инвертора 13 и через элемент 14 задержки к входной шине 20, выход второго

55 инвертора 13 соединен с S-входом RS-триггера 15, К-вход которого подключен к выходу элемента И 16, второй вход которого соединен с выходом первого инвертора 10, а выход RS-триггера 15 подключен к третьему входу первого элемента И вЂ” HE 11. Транзисторный ключ работает следующим образом.

В исходном состоянии на входную шину

20 подается низкий уровень напряжения (логический «О»), который поступает на первые входы элементов И вЂ” HE 11 и 12, на выходах которых устанавливается высокий уровень напряжения. При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 18 отключена от шины 17 источника питания, При отсутствии напряжения на нагрузке 18, на втором входе элемента И вЂ” HE 12 и входе первого инвертора 10 устанавливается уровень логического «О», а на выходе инвертора

10 — уровень логической «1», который поступает на второй вход элемента И†HE 11 и второй вход элемента И 16. Кроме того, в исходном состоянии логический «О», с входной шины 20 через элемент 14 задержки подается на первый вход элемента И 16 и вход второго инвертора 13, в результате чего на выходе элемента И 16 устанавливается логический «О», а на выходе инвертора 13 — логическая «1», которые поступают на R u S-входы соответственно RS-триггера 15. Наличие на входах RS-триггера

15 таких уровней приводит к установке его в единичное состояние, при котором с его выхода на третий вход элемента И вЂ” НЕ 11 поступает уровень логической «1».

При поступлении на входную шину 20 высокого уровня напряжения, на всех трех входах элемента И вЂ” НЕ 11 одновременно оказываются уровни логической «1», в результате чего на выходе элемента И вЂ” НЕ 11 устанавливается низкий уровень напряжения, а состояние элемента И вЂ” НЕ 12 не изменяется, так как на его втором входе сохраняется уровень логического «О», поступающий с нагрузки 8. Появление на выходе элемента И вЂ” НЕ 11 низкого уровня напряжения приводит к включению транзистора 2 и через резистор 4 осуществляется предварительный заряд эквивалентной емкости нагрузки 18. По мере роста напряжения на нагрузке 18 увеличивается и уровень напряжения на втором входе элемента И вЂ” НЕ

12. Когда напряжение на втором входе элемента И вЂ” НЕ 12 достигает уровня напряжения, равного напряжению логической «1», на обоих входах элемента И вЂ” НЕ 12 одновременно оказываются уровни логической «1э, в результате чего на выходе элемента И вЂ” НЕ

12 появляется низкий уровень напряжения, который открывает транзистор 1, обеспечивающий дозаряд емкости нагрузки 18 и дальнейший рост напряжения на ней.

После включения транзистора 1 напряжение в средней точке делителя напряжения

1265992

55 образованного резисторами 8 и 9 достигает такой величины, при которой на вход инвертора 10 начинает поступать уровень логической «1», а с выхода инвертора 10 на второй вход элемента И вЂ” НЕ 11 — уровень логического «О», в результате чего на выходе элемента И вЂ” НЕ 11 появляется высокий уровень напряжения, который выключает транзистор 2. При этом состояние транзистора 1 не изменяется, он остается включенным и обеспечивает подключение нагрузки 18 к шине !7 источника питания на все время, в течение которого на входной шине

20 присутствует высокий уровень напряжения.

Появившийся на входной шине 20 высокий уровень напряжения через время задержки элемента 4 задержки поступает на первый вход элемента И 16 и вход инвертора

13. Время задержки элемента 14 задержки выбирается таким, что оно превышает время заряда эквивалентной емкости нагрузки 18, поэтому к моменту появления на первом входе элемента И 16 уровня логической «1», на его втором входе устанавливается уровень логического «О» с выхода инвертора 10, так как к этому времени на входе инвертора 10 устанавливается уровень логической

«1» в результате заряда эквивалентной емкости нагрузки 18. Поэтому через время задержки элемента 14 задержки состояние элемента И 16 не изменяется и на его выходе сохраняется уровень логического «О». В это время на выходе инвертора 13 тоже устанавливается уровень логического «О». Одновременно наличие на управляющих входах

RS-триггера 15 уровней логического «О» не изменяет состояние триггера 15, поэтому на его выходе сохраняется уровень логической

«1», исключающий блокировку элемента

И вЂ” НЕ 11 по третьему входу.

При возникновении аварийной ситуации (например, при коротком замыкании в нагрузке 18) транзистор 1 автоматически переходит в выключенное состояние, так как при этом на втором входе элемента И вЂ” НЕ

12 оказывается уровень логического «О», который выключает элемент И вЂ” НЕ 12 (устанавливает на его выходе высокий уровень напряжения), а следовательно, и транзистор

1. В это же время и на вход инвертора 10 воздействует уровень логического

«О», в результате чего на выходе инвертора 10 устанавливается уровень логической

«1», который поступает на второй вход элемента И 16. С этого момента времени на обоих входах элемента И 16 одновременно оказываются уровни логической «1», поэтому и на выходе элемента И 16 устанавливается уровень логической «1», который воздействует на R-вход RS-триггера 15 (в это время на S-входе RS-триггера 15 уровень логического «О»). RS-триггер 15 устанавливается в нулевое состояние, при котором с его выхода на третий вход элемента И вЂ” НЕ 11

1О

40 начинает поступать уровень логического «О», приводящий к блокировке элемента И вЂ” НЕ

11 по третьему входу и установке на выходе элемента И вЂ” НЕ 11 высокого уровня напряжения, в результате чего выключается и транзистор 2. С этлго момента времени оба транзистора 1 и 2 выключены и не потребляют тока от шины 17 источника питания (ток через резистор 4 также не протекает и резистор 4 не рассеивает мощность).

Поступление на входную шину 20 низкого уровня напряжения приводит к тому, что через время задержки элемента 14 задержки на первом входе элемента И 16 и входе инвертора 13 устанавливается уровень логического «О», в результате чего на выходе элемента И 16 устанавливается логический

«О», а на выходе инвертора 13 — логическая

«1». Это приводит к установке RS-триггера

15 в исходное (единичное) состояние, при котором с его выхода на третий вход элемента И вЂ” НЕ 1 вновь начинает поступать уровень логической «1». Однако это не изменяет состояние транзисторов 1 и 2, так как на первых входах элементов И вЂ” НЕ

11 и 12 присутствуют уровни логического «О».

При поступлении на входную шину 20 высокого уровня напряжения, на всех трех входах элемента И вЂ” HE 11 одновременно оказываются у ровни логической «1», в результате чего на выходе элемента И вЂ” НЕ

11 устанавливается низкий уровень напряжения, который приводит к включению транзистора 2. Если к этому времени короi кое замыкание в нагрузке 18 не устранено, то несмотря на включенное состояние транзистора 2, роста напряжения на нагрузке

18 не происходит, поэтому в этом случае на втором входе элемента И вЂ” НЕ 12 никогда не может появиться уровень логической

«1», что в свою очередь исключает возможность включения транзистора 1. Транзистор

2 остается во включенном состоянии до тех пор, пока через время задержки элемента 14 задержки на первом входе элемента И 16 не появляется уровень логической «1» (на первом входе элемента И

16 уровень логической «1» присутствует постоянно, если нагрузка 18 закорочена) .

В результате на выходе элемента И 16 устанавливается уровень логической «1», а на выходе инвертора 13 — уровень логического «0». Триггер 15 переключается в нулевое состояние, приводящее к блокировке элемента И вЂ” НЕ 11, и выключеншо транзистора 2. Вновь поступивший на входную шину 20 низкий уровень напряжения опять взведет в исходное состояние RS-триггер

15. Схема работает так до тех пор, пока не устранено короткое замыкание в нагрузке 18, после чего транзисторный ключ автоматически восстанавливает свою работу и обеспечивает подключение нагрузки 17 к шине 17 источника питания каждый раз, 1265992

Формула изобретения

Составитель Л. Багян

Редактор М. Бланар Техред И. Верес Корректор Л. Пилипенко

Заказ 5682 58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент», г. Ужгород, ул. Проектная, 4 когда на входной шине 20 присутствует высокий уровень напряжения.

Следовательно, элемент 14 задержки задерживает подачу не только уровня логической «1», на первый вход элемента И 16 (на время заряда эквивалентной емкости нагрузки 18), но также задерживает подачу уровня логического «О», на вход инвертора 13 (необходимого для взведения триггера 15 в исходное состояние), что повышает помехоустойчивость транзисторного ключа при разблокировании (когда не устранено короткое замыкание нагрузки).

Конденсаторы 21 и 22 позволяют исключить броски напряжения на втором входе элемента И вЂ” НЕ 12, входе инвертора 10 и

15 транзисторе 1 за счет компенсации индуктивности проводников, соединяющих транзисторный ключ с нагрузкой 18 и шиной 17 источника питания.

Транзисторный ключ по авт. св. № 1211873, отличающийся тем, что, с целью уменьшения потребляемой мощности и повышения надежности, введены элемент задержки, второй инвертор, RS-триггер, элемент

И, первый вход которого подключен к входу второго инверторл и через элемент задержки к входной шине, выход второго инвертора соединен с S-входом RS-триггера, Rвход которого подключен к выходу элемента И, второй вход которого соединен с выходом первого инвертора, а выход RS-триггера подключен к третьему входу первого элемента И вЂ” НЕ.