Ячейка памяти с внутренней регенерацией

 

Изобретение относится к области вычислительной техники и может быть использовано при построении запомиг нающих устройств. Цель изобретения упрощение ячейки памяти - достигается тем, что, в ячейке памяти, содержащей три транзистора и накопительный элемент на конденсаторе, конденсатор подключен к затвору и кистоку : третьего транзистора подсоединением стока второго транзистора к одной из шин импульсного напряжения. Это позволило значительно упрос тить ячейку памяти за счет сокращения числа внешних связей. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ai,.SUÄÄ 74001

gg g G l l С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3764950/24-24 (22) 05.07.84 (46) 30.!1.86.Бюл. У 44 (72) А.Г.Габсалямов, И.В.Берг, P.À.Ëàøåâñêèé, 3.3.Тенк и З.Б.111ейдин (53) 681 . 327. 66 !088.8) (56) Патент С!ЧА М 4030083, кл. G 11 С 11/00, опублик.1977.

Электроника, h» 4, 1981, с.57-58. (54) ЯЧЕЙКА ПАМЯТИ С ВНУТРЕННЕЙ РЕГЕНЕРАЦИЕЙ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении заломи нающих устройств. Цель изобретения— упрощение ячейки памяти — достигается тем, что, в ячейке памяти, содержащей три транзистора и накопительный элемент на конденсаторе, конденсатор подключен к затвору и к..истоку . ...! третьего транзистора подсоединением стока второго транзистора к одной из шин импульсного напряжения.

Это позволило значительно упростить ячейку памяти за счет сокращения числа внешних связей.

1 ил.

1274001

ВНИИПИ Заказ 6482/50 Тираж 543 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4.

Изобретение относится к вычислительной технике и может быть использовано при построении запоМинающих устройств.

Целью изобретения является упрощение ячейки памяти.

На чертеже представЛена электрическая схема предложенной ячейки памяти.

Схема содержит адресный, информационный и регенеративный транзисторы 1-3, накопительный элемент 4 на конденсаторе, шины 5 и 6 импульсного напряжения, информационный входвыход 7 и адресный вход 8, Ячейка памяти работает следующим

1бразом.

В режиме считывания информации по адресному входу 8 поступает сигнал, открывающий транзистор 1. При хранении информации единичного уровня на конденсаторе 4 транзистор 3 открыт и высокое напряжение импульса на шине 5 открывает транзистор 2. При хранении информации нулевого уровня на конденсаторе 4 транзистор 3 закрыт и не допускает открывания транзистора 2. Шина б через открытые транзисторы 1 и 2 подсоединяется ко входу 7. В режиме записи сигнал по адресному входу 8 открывает транзистор 1. Конденсатор 4 заряжается через вход 7 ячейки памяти и открыва ет транзистор 1, Низкое импульсное напряжение на шине 5 закрывает транзистор 2. В следующем такте на вход

7 поступает записываемая информация, которая при записи информации нулевого уровня разряжает конденсатор 4.

В следующем такте закрывается транзистор 1. В режиме регенерации транзистор 1 закрыт. В момент действия низкого напряжения на шине 5 на конденсаторе 4 присутствует единичный уровень и транзистор 3 открыт, а транзистор 2 закрыт. В следующем такте действует высокое напряжение на шине 5 и транзистор 2 открыт. Конденсатор 4 подзаряжается полньж напряжением с шины 6. В связи с этим условия хранения логической единицы !

О менее критичны к токам утечки. При хранении информации нулевого уровня транзистор 3 остается закрытым и

„на затворе транзистора 2 сохраняется потенциал, близкий нулю, благодаря наличию токов утечки. В этом

15 случае транзистор 2 закрыт. Предложенная ячейка памяти значительно проще известной, так как в ней сокращено число шин внешних связей.

Формула изобретения

Ячейка памяти с внутренней регенерацией, содержащая адресный транзистор, сток которого является информационным входом-выходом ячейки памяти, затвор адресного транзистора является адресным входом ячейки памяти, информационный транзистор, исток которого соединен с истоком адресного транзистора и с затвором транзистора регенерации, исток которого соединен с первой шиной импульсного напряжения, а сток подключен к затвору инфорM мационного транзистора, накопительный элемент на конденсаторе, вторая шина импульсного напряжения, о т— л и ч а ю щ а я с я тем, что, с целью упрощения ячейки памяти, в ней обкладки конденсатора соединенм соответственно с затвором и истоком транзистора регенерации, сток инфор" мационного транзистора подключен к второй шине импульсного напряжения.