Буферное запоминающее устройство

Авторы патента:

G11C19 - Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры (счетные цепи H03K 23/00)

Изобретение может быть использовано при построении буферных запоминающих устройств многоканальных систем сбора, регистрации и обработки измерительной информации. Цель изобретения - повышение надежности и диагностической способности устройства за счет введения контроля записываемой информации, формирования запросов повторной записи и фиксации сбойных сообщений, записанны в блок памяти устройства, из-за необратимой сбойной ситуации в источнике сообщений . 6 ил. с S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУбЛИК

0458 А1 (19) (11) (51) 4 С 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:13

Ц1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ, (21) 3955178/24-24 (22) 18.09.85 (46) 30. 12.86. Бюл. Ф 48 (72) В.С.Лупиков (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

У 1120407, кл. G 11 С 9/00, 1984.

Патент США N -3992699, кл. G 11 С 19/00, 1976. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение может быть использовано при построении буферных запоминающих устройств многоканальных систем сбора, регистрации и обработки измерительной информации. Цель изобретения вЂ” повышение надежности и диагностической способности устройства за счет введения контроля записываемой информации, формирования запросов повторной записи и фиксации сбойных сообщений, записанных в блок памяти устройства, иэ-за необратимой сбойной ситуации в источнике сообщений. 6 ил.

1280458 2

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств многоканальных систем сбора и обработки измерительной информации.

Цель изобретения вЂ” повышение надежности устройства, На фиг. 1 приведена структурная схема устройства; на фиг. 2 вЂ” структурная схема блока формирования запроса повторной записи; на фиг. 3вЂ” структурная схема блока счетчиков; на фиг. 4 вЂ” структурная схема блока синхронизации; на фиг. 5 вЂ” структурная схема блоков контроля информации; на фиг. 6 вЂ” структура информационного слова.

Устройство содержит блок 1 памяти, информационные входы 2 и выходы 3, счетчик 4 адреса, блок 5 синхронизации, первый 6 и второй 7 входы управления, вход 8 установки, первый 9 и второй 10 блоки контроля информации, блок 1I формирования запроса повторной записи, блок 12 счетчиков, первый 13, второй 14, третий 15 выходы управления, диагностические выходы 16.

Один из вариантов блока 11 формирования запроса повторной записи может содержать триггеры 17-19, элементы 20-23 И-НЕ, элемент 24 задержки.

Один из вариантов блока 12 счетчиков может содержать счетчики 25 и 26, элемент 27 И.

Один из вариантов блока 5 синхронизации может содержать формирователь 28, элементы 29, 30 И, элемент

31 НЕ, элемент 32 ИЛИ, элемент 33 задержки.

Один и вариантов блоков 6 и 7 контроля информации может содержать сумматоры по модулю два 34, элемент

35 И-НЕ, Устройство работает следующим образом.

Перед началом работы сигналом по входу 8 установки счетчика 4 адреса счетчики 25 и 26 блока 12 счетчиков, триггер 17 блока 11 формирования запроса повторной записи устанавливаются в нулевое состояние.

Устройство имеет два режима работы: режим записи информации и режим чтения информации.

В режиме записи информации на информационные входы 2 поступают

55 данные, подлежащие записи в блок 1 памяти в сопровождении сигнала на входе 6 управления. Поступающие на вход информационные слова имеют структуру, приведенную на фиг, 6, т.е. содержат байт адреса и байты данных с контрольными разрядами (KP).

Контрольный разряддополняет байт данных до нечетности. Поступающая на входы 2 информация контролируется блоком 9 контроля информации. Если на выходак всех сумматоров 34 по модулю два присутствует высокяй уровень сигнала (правильная четность), то на выходе элемента 35 И-!!Е присутствует низкий уровень сигнала, который, воздействуя на вход элемента 23 И-НЕ блока 11 формирования запроса повторной записи, приводит к появлению его на выходе высокого уровня сигнала. Высокий уровень сигнала на выходе элемента 23 И-НЕ разрешает прохождение сигнала с входа 6 управления через элемент 33 задержки и элемент 29 И (так как на выходе элемента 31 HE высокий уровень сигнала) блока 5 синхронизации н вход управления блока 1 памяти. При этом производится запись данных с входов

2 устройства в блок 1 памяти по адресу, сформированному на счетчике 4 адреса. По заднему фронту сигнала на выходе элемента 29 И, проходящего через элемент 32 ИЛИ блока 5 синхронизации, производится модификация содержимого счетчика 4 адреса, т.е. к его содержимому добавляется единица.

Если в поступившем на входы 2 устройства информационном слове хотя бы один байт с контрольным разрядом является четным", то на выходе элемента 35 И-HE присутствует высокий уровень сигнала. Сигнал сопровожда,ется по входу 6 устройства пои нчлевом состоянии триггера 17, проходя

/ через элемент 22 И-НЕ, устанавливает в нулевое состояние триггеры 18 и 19.

Задержанный на элементе 24 задержки сигнал на входе 6 устройства при высоком уровне сигнала на выходе элемента 35 И-НЕ проходит через элемент 20 И на выход 13 управления как запрос повторной записи и устанавливает в единичное состояние триггер

17. При повторной выдаче передатчиком информационного слова сигнал сопровождения по входу 6 через элемент 21 И-HE сбрасывает в нулевое состояние триггер 17 и устанавлив 3 12804

1 . ет в единичное состояние триггер 18.

Задержанный на элементе 24 задержки повторный сигнал сопровождения спрашивает элемент 20 И. В случае правильного информационного слова триггер 17 не устанавливается в единичное состояние, а само слово записывается в блок 1 памяти аналогично описанному. Если и повторное информационное слово имеет неправильную 10 четность, вновь устанавливается триггер 17 в единичное состояние и на выходе 13 управления появляется запрос повторной записи. Сигнал сопровождения очередного повторения информационного слова через элемент

21 И-НЕ устанавливает в нулевое состояние триггеры 17, 18 и в единичное состояние триггер 19, выходной сигнал которого блокирует элемент 20 И 20 и через элемент 23 И-НЕ разрешает запись информационного слова в блок

1 памяти. При этом сигнал на другом выходе триггера 19, поступая на вход блока 12 счетчиков, добавляет единицу к содержимому счетчика 25, который фиксирует количество сбойных слов, записанных в блок 1 памяти.

Сигналом сопровождения по входу 6 следующего информационного слова 30 триггер 19 устанавливается в нулевое состояние. Запись последующих информационных слов в блок 1 памяти выполняется аналогично до тех пор, пока на выходе старшего разряда 35 счетчика 4 адреса, т.е. на выходе

15 управления, не появится высокий уровень сигнала, свидетельствующий о том, что устройство готово к выполнению операции чтения данных. 40

Запрос на чтение данных, поступающий на вход 7 управления устройства, через открытый элемент 30 И поступает на вход формирователя 28, выходной импульс которого производит опрос 45 элемента 27 И блока 12 счетчиков.

Если считанное из блока 1 памяти информационное слово имеет неправильную четность, то на выходе блока 10 контроля информации присутствует 50 высокий уровень сигнала, разрешающий модификацию содержимого (добавляется единица) счетчика 26 блока 12 счетчиков. Выходные сигналы счетчиков

25 и 26 поступают на диагностические выходы 16 устройства. Выходной сигнал элемента 30 И через элемент 32 ИЛИ модифицирует содержимое счетчика 4 адреса. Чтение последующих информа58 4 ционных посылок из блока 1 памяти производится аналогично до тех пор, пока старший разряд счетчика 4 адреса не установится в нулевое состояние, при котором начнет выполняться операция записи данных в блок 1 памяти.

Сигнал на выходе 14 управления является сигналом сопровождения считанной из блока 1 памяти информации.

Технико-экономические преимущества буферного запоминающего устройства заключаются в его более высоких показателях надежности, что достигается контролем записываемой в блок памяти информации, формированием запросов повторной записи, и диагностичности, так как введение дополнительных элементов дает возможность фиксировать, наряду с общим количеством считанных сбойных слов, количество записанных в блок памяти сбойных слов, вызванных необходимой сбойной ситуацией в источнике информации, Формула из обре те ния

Буферное запоминающее устройство, содержащее блок памяти, информаци1 онные входы и выходы которого являются соответственно информационными входами и выходами устройства, адресные входы блока памяти подключены к группе выходов счетчика адреса, счетный вход которого соединен с первым выходом блока синхронизации, первый и второй входы которого являются соответственно первым и вторым входами управления устройства, вход установки которого соединен с установочным входом счетчика адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй блоки контроля информации, блок формирования запроса повторной записи и блок счетчиков, причем входы первого и второго блоков контроля информации соединены соответственно с информационными входами и выходами блока памяти, вход управления которого подключен к второму выходу блока синхронизации, третий вход которого соединен с первым выходом блока формирования запроса повторной записи, второй и третий выходы которого подключены соответственно к первому входу блока счетчиков и первому выходу управления устройства, вход установки которого соединен с одно5 12 именными входами блока формирования запроса повторной записи и блока счетчиков, выходы которого являются диагностическими выходами устройства, второй выход управления которого соединен с вторыа входом блока счетчиков.и третьим выходом блока синхронизации, четвертый вход которого подключен к выходу счетчика адреса

80458 6 и является третьим выходом управления устройства, первый вход управления которого соединен с первым входом . блока формирования запроса повторной записи, выходы первого и второго блоков контроля информации подключены соответственно к второму входу блока формирования запроса повторной записи и третьему входу блока счетчиков.

1280458

Составитель В. Гордонова

Техред В.Кадар

Корректор В. Бутяга

Редактор Н. Горват

Заказ 7057/46

Тираж 543

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано при создании систем ввода и предварительной обработки цифровых изображений в вычислительные системы на основе буферных запоминающих устройств

Буферное запоминающее устройство // 1280456

Изобретение относится к вычислительной технике и может быть использовано в качестве буферной памяти при построении средств векторной обработки сигналов, например при вычислении быстрого преобразования Фурье

Многоканальное буферное запоминающее устройство // 1280453

Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам, и может быть использовано в системах сбора, регистрации и обработки информации в качестве многоканального унифицированного буферного запоминающего устройства

Буферное запоминающее устройство // 1278981

Изобретение относится к области вычислительной те.хники и может быть использовано в качестве буферного, запоминающего устройства в системах сбора, регистрации и обработки измерительной инфорации

Буферное запоминающее устройство // 1278980

Буферное запоминающее устройство // 1278979

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства в системах обработки информации

Многоканальное буферное запоминающее устройство // 1277213

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для обмена данными между запоминающими устройствами и операционными блоками

Буферное запоминающее устройство // 1272357

Изобретение относится к вычислительной технике, в частности к регистровым запоминающим устройствам, и может быть применено в вычислительных комплексах для обмена информацией между процессорами с различными скоростями вычислений

Регистр сдвига на мдп-транзисторах // 1269210

Изобретение относится к вычислительной технике и может быть использовано при построении реверсивных регистров на МДПтранзисторах

Буферное запоминающее устройство // 1265858

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено в устройствах для контроля электромагнитных контактных систем

Регистр памяти // 2106698

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Регистр сдвига // 2110099

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Сдвиговый регистр // 2116678

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Регистр сдвига // 2143140

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Регистр сдвига // 2186428

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Устройство обращения циклического сдвига и обращенного перемежения данных // 2189629

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Элемент памяти с механизмом управления энергией // 2214009

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Регистр сдвига // 2219597

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Регистр сдвига // 2247433

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Реверсивный регистр сдвига власова // 2309536

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики