Устройство для быстрого преобразования фурье

 

Устройство относится к области вычислительной техники и предназначено для построения систем цифровой обработки сигналов, основанных на выполнении быстрого преобразования Фурье. Цель изобретения - повьшение точности вычислений. Поставленная цель достигается за счет того, что устройство содержит блок 1 регистровой памяти, умножитель 2, регистр 3 числа, регистр 4 коэффициента, два регистра 5,6 результата, два сумматор ав ычита те ля 7,8, мультиплексоры 9-12, регистр адреса, блок памяти ;весовых коэффициентов, блок сдвига, блок 16 памяти значений арктангенса, три трехстабильных ключа 17-19, ключ 20, шифратор 21 порядка, регистр 22 порядка, блок 23 сравнения, мультиплексор 24 порядка, синхронизатор, элемент И 26, элемент ИЛИ и соответ- -ствующие связи между узлами устройства . 4 ил. (Л

СОЮЗ СОВЕТСНИХ

С ОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН др 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ работки сигналов, основанных на выполнении быстрого преобразования

Фурье. Цель изобретения — повышение точности вычислений. Поставленная цель достигается зя счет того, что устройство содержит блок 1 регистровой памяти, умножитель 2, регистр 3 числа, регистр 4 коэффициента, два регистра 5,6 результата, два сумматора-вычитателя 7,8, мультиплексоры

9-12, регистр адреса, блок памяти ,весовых коэффициентов, блок сдвига, блок 16 памяти значений арктангенса, три трехстабильных ключа 17-19, ключ

20, шифратор 21 порядка, регистр 22 порядка, блок 23 сравнения, мультиплексор 24 порядка, синхронизатор, элемент И 26, элемент ИЛИ и соответ.ствующие связи между узлами устройства. 4 ил.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3940340/24-24 (22) 01. 08. 85 (46) 30. 01. 87. Бюл. № 4 (71) Киевский политехнический, институт им ° 50-летия Великой Октябрьской социалистической революции (72) А.П. Востряков, Ю.С. Каневский, С.Э. Котов, И.П. Краснощеков и А.М. Сергиенко (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 1092517, кл, С 06 F 15/332, 1982.

Авторское свидетельство СССР по заявке ¹ 3783845/24, кл. G 06 F 15/332, от 21.02.85. (54). УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Устройство относится к области вычислительной техники и предназначено для построения систем цифровой об„„SU„„1287175 А 1

1287175

Изобретение относится к вычислительной технике и предназначено для построения систем цифровой обработки сигналов, основанных на выполнении алгоритма быстрого преобразования 5

Фурье.

Цель изобретения — повышение точности вычислений.

На фиг.l и 2 показана структурная схема устройства для быстрого преоб-. разования Фурье; на фиг.3 и 4 структуры блока сдвига и синхронизатора соответственно, Устройство для быстрого преобразования Фурье содержит блок 1 регист!

5 ровой памяти, умножитель 2, регистры

3 и 4 числа и коэффициента, первыйи второй регистры 5 и 6 результата, первый и второй сумматоры-вычитатели 7 и 8, с первого по четвертый муль20 типлексоры 9-12, регистр 13 адреса, блок 14 памяти весовых коэффициентов, блок 15 сдвига, блок 16 памяти значений арктангенса, ключи 17-19 с трехстабильным состоянием, ключ 20, шифратор 21 порядка, регистр 22 порядка, блок 23 сравнения, мультиплексор 24 порядка, синхронизатор 25, элемент И 26, элемент ИЛИ 27, инфор" мационные вход 28 и выход 29 устройства, адресный вход 30, вход-выход 31 порядка устройства, первую, вторую и третью ойцие шины 32-34.

Блок 15 сдвига (фиг,2) содержит . регистр 35 операнда, выходной ключ

36, регистр 37 кода сдвига, сдвигатель 38. Синхронизатор 25 (фиг.3) содержит счетчик 39 адреса микрокоманды, мультиплексор 40 адреса микро40 команды и узел 41 памяти микрокоманды, группы выходов которого с первой по четвертую 42 — 45 и выходы которого с первого по тридцатыи 46 — 75, вход 76 сброса, вход 77 установки, вход 78 запуска.

Работа устройства начинается при подаче сигнала на шину 76 начальной установки. При этом по коду на шине

77 начального адреса микропрограммы, соответствующей заданному режиму работы, выбирается из узла 41 памяти микрокоманд первая микрокоманда микропрограммы выполнения этого режима, по которой в счетчик 39 адреса микро команд записывается начальный адрес микропрограммы, После выполнения текущей микрокоманды в конце такта содержимое счетчика 39 увеличивается или заменяется новым из узла 41 в случае безусловного перехода при единичном состоянии шины 78 признака при условном переходе. При снятии сигнала на шине 76 устройство выполняет микрокоманды, выбираемые из узла 41 памяти микрокоманд по адресу из счетчика 39 адреса микрокоманды, Рассматривается работа устройства при выполнении базовой операции БПФ.

В первом такте в регистр 13 адреса записывается ноль-адрес весового коэффициента нулевой базовой операции с шины 30. В этом же такте сумматорвычитатель 8 выдает код единицы во всех разрядах, который соответствует числу 2 в прямом коде и записывается в третий регистр блока 1 регистровой памяти. Во втором такте из блока 14 памяти весовых коэффициентов по нулевому адресу выбирается коэффициент

=1, который через шину 32, ключ

20 записывается во второй регистрблока 1 регистровой памяти. В третьем такте на шину 28 данных поступает операнд В нулевой базовой операции, о который, пройдя коммутатор, сумматорвычитатель 8 и мультиплексор 10, за1 писывается в нулевой регистр блока 1 °

Аналогично в четвертом такте операнд

В- с шины 29 записывается в первый

1о регистр блока 1. В этом же такте коэффициент 11 записывается из блока

14 памяти весовых коэффициентов в регистр 4 коэффициента, а операнд В из регистра Р1.0 пересылается в регистр 3 числа через первый выход блока 1 регистровой памяти. В пятом тактс происходит умножение с учетом знаков содержимого регистра 3 на содержимое регистра 4 в умножителе 2 и произведение В„ N „ „ пройдя суммаQo B тор-вычитатель 7, записывается в первый регистр 5 результата. В этом же такте коэффициент И < из блока 14 переписывается в регистр 4, а затем в регистр 3 из регистра Рl,l пересылается операнд В . В шестом такте умо ножитель 2 получает произведение

Bi, (4г„,из которого вычитается на сумматоре-вычитателе 7 содержимое регистра 5 и результат В И -B„ M о о о о записывается в регистр 5, в регистр

3 из регистра Р1.2 пересылается число l а в регистр 4 через мультиплексоры 10 и 12, сумматор-вычитатель 8, ключ 20 поступает с входной шины 28 операнд А . B седьмом такте из неиз3 1287175 менного после умножения на 1 операн— да Ак, вычитается на сумматоре-вычитателе 7 содержимое регистра 5 и первый результат чулевой базовой операции С =-А +В Я вЂ” В W записываетV-î,Ro Ro Io ся в регистр 5," а в регистр 3 записывается из регистра 3 код числа 2.

В восьмом такте А умножается в пряRo мом коде на число 2 на умножителе 2 и на первый вход сумматора-вычитате- 10 ля 7 поступает код числа 2А, из

Ro которого вычитается число С из pего гистра 5, и в регистр 5 записывается ,второй результат D =2А -AR В W

"о Ro о о о

В У,, а результат С через второй 15 о о оо вход мультиплексора 11 пересылается во второй регистр 6 результата. В этом же такте в регистр 3 записывается из блока 1 число В, а в регистр 4 йо записывается число И из блока 14.

В девятом такте результат С выдает"о ся в выходную шину 29, результат DR о пересылается из первого регистра 5 результата во второй регистр 6 результата, произведение В W записыва- 25 о о ется в регистр 5, а в регистры 3 и 4 записываются операнды R и М,, соответственно из блоков 1 и 14.

В десятом такте полученная на умножителе 2 и сумматоре-вычитателе 7 30 сумма произведений В„ W +В W йо 1о Ro записывается в регистр 5, результат

Рд выдается на выход 29, в регистр о

3, записывается число 1, а в регистр

4 записывается операнд А1,.поступивший с входной шины 28. В этом же такте в регистр 13 адреса записываются с шины 30 адреса весового коэффициента для новой базовой операции, В одиннадцатом такте А, складывается 40 о на сумматоре-вычитателе 7 с содержи мым регистра 5, в который в конце такта записывается третий результат

С =А + В W +В W â регистр о о

Яo о 1о "о

3 из блока 1 пересылается число 2, 45 а в нулевой регистр блока 2 из входной шины 28 записывается новое данное В для следующей базовой операции. 1

В двенадцатом такте умножитель 2 производит умножение в прямом коде one- 50 ранда А| на число 2, из произведео ний 2А вычитается результат С на о

1о сумматоре-вычитателе 7 и последний результ.ат D = А - В„И, -В.," W„ записывается в регйстр 1, С, из которого пересылается в регистр 6. В этом же такте регистры .3 и 4 записы-, I вают новые операнды Во и W co1 ( ответственно, а в первый регистр Р1.1 блока 1 записывается новое данное

В1, поступившее на вход 28 устройства. Далее работа устройства продолжается аналогично с периодом восемь тактов. При этом при ритмичном пос— туппении на вход 28 исходных данных

В р 3 3! о АКу А1У а ВХОД 30адресов весовых коэффициентов W; на выходе 29 появляются результаты соответственно С, D<., С,, D<

Вычисление БПФ в устройстве для повышенной точности производится с поблочно плавающей запятой. Для этого существует две микропрограммы для вычисления базовой операции БПФ, которые отличаются лишь тем, что в одной мультиплексор 10 пропускает операнды без сдвига, а во второй — со сдвигом на один разряд в сторону младших разрядов для уменьшения операнда вдвое. Первая микропрограмма задается в случае невозможности переполнения разрядной сетки в процессе вычисления, а иначе задается вторая микропрограмма. Для определения возможности переполнения результаты предыдущей итерации БПФ анализируются схемой, состоящей из шифратора 21 порядка, регистра 22 порядка, блока

23 сравнения, мультиплексора 24 порядка, элементов И 26 и ИЛИ 27 на наличие незначащих разрядов перед старшим значащим разрядом. Это происходит следующим образом. При поступлении С на выход 29 количество в нем

R незначащих цифр (порядок) записывается в регистр 22 при единичном сигнале

/ на шине 70 как начальное значение для сравнения ° По мере поступления следующих результатов на выход 29 блок 23 сравнения сравнивает минимальный порядок, зафиксированный в регистре 22 с порядком текущего результата, и если текущий порядок меньше, он записывается в регистр 22 при единичном и нулевом сигналах на шинах 69 и 70 соответственно. В конце выполнения итераций БПФ в регистре 22 оказывается порядок максимального числа в массиве результатов, который указывает масштаб массива результатов и который по сигналу на шине выдается через мультиплексор 24 порядка на шину 31 входавыхода порядка. В следующей-итерации, если зафиксирован нулевой порядок, задается микропрограмма базовой операции БПФ, в которой мультиплексор 10 сдвигает исходные данные вправо.

5 12871

Рассматривается работа устройства при вычислении модуля и фазы комп-, лексного числа. В первом такте в регистр 13 адреса записывается нулевой адрес, по которому во втором такте из блока 14 памяти весовых коэффициентов выбирается число 1, которое через ключ 20 записывается в четвертый регистр (Р1.4) блока 1 регистровой памяти, в третьем такте число 1 иэ регист-10 ра Р1.4, пройдя сумматор-вычитатель

8, сдвигается вправо на мультиплексоре

10 и полученное таким образом число

Оо5 записывается в третий регистр (P1.3) блока 1. Числа 1 и 0,5 соответ-15 ствуют фазам 0=180 и 0=90 и необходимы для коррекции результата вычисления фазы. В четвертом такте на вход

28 устройства поступает реальная часть нулевого операнда А„, которая про- 20 е ходит мультиплексор 12, сумматор-вычитатель 8, мультиплексор 10 и записывается в нулевой регистр блока 1, а также, пройдя мультиплексор 11, записывается в регистр б. При этом сле- 25 дующая микрокоманда выбирается с учетом знака A„, поступающего по шине д о

78 в синхронизатор 25. В пятом такте мнимая часть операнда А с входа 28

fa поступает в первый регистр блока 1 и 30 в регистр 6, порядок К„ операнда А, поступающего на выход 26 из регистра

6, записырается в регистр 22 порядка. Следующая микрокоманда также выбирается из узла 41 с учетом знака

А 1 и таким образом, образуются четые ре ветви микропрограммы, каждая из которых выбирается в зависимости от комбинации знаков исходных данных

А и А . Пусть А > 0; А > О, тог- 40

К f "о „о да устройство дальнейшую работу продолжает следующим образом. В шестом такте порядок К числа А, с выхода о регистра 6 и порядок Kо числа А„ с выхода регистра 22 поступают на 45 входы блока 23 сравнения и мультиплексора 24 порядка, который пропускает минимальный из порядков К„„„— (К„ К,) на вход регистра 37 параметра сдвига блока 15 сдвига, где îí 50 хранится до следующего цикла вычисления модуля и фазы. При этом порядок

К равен числу разрядов, на которые необходимо сдвинуть влево А и

"о

А для их нормализации. В восьмом

4о такте Х -А из регистра Р1.0 блока о vb

1 регистров, пройдя сумматор-вычитатель 8, мультиплексор 10, ключ 20, записывается в регистр 35 блока 15

75 6 сдвига, В девятом такте Х из регистра 35, пройдя сдвигатель 38 и ключ 36, выдается в шину 32 сдвинутым на К разрядов влево и число Х, 2 записывается в регистр 4, через ключ

18 — в регистр 3, а через вход мультиплексора 9 — в регистр 13 ° В этом же такте коррекция 0 =О записывается во второй регистр (Р1.2) блока 1. В десятом такте A> =Y, из регистра

Р1.1 пересылается в блок 15 сдвига.

В одиннадцатом такте операнды из регйстров 3 и 4 перемножаются на умноак жителе 2 и произведение 7 .2 через сумматор-вычитатель 7 записывается в регистр 5. У,. 2 из блока 15 сдвига пересылается в регистры 3 и 4.

В двенадцатом такте произведение ак

У,. 2 складывается с содержимым регистра 5 и квадрат нормализованного модуля А 2 "=(Х + Y ) записывается в регистр 5, в этом же такте из блока 14 памяти весовых коэффициентов по адресу, составленному из старк ших разрядов числа Х, 2 выбирается значение 1/(Х 2"), которое пересылается в регистр 4. Новый операнд А.

1 из шины 28 записывается в нулевой регистр блока 1 и в регистр 6. В тринадцатом такте из блока 16 памяти значений арктангенса по адресу, определяемому старшими разрядами чис 2 2K к ла А, 2, выбирается значение А,- 2

/А 2, которое загружается в блок 15 сдвига для денормализации пуТрМ сдвига вправо на К разрядов ° В этом же такте новый операнд А запи1 сывается в первый регистр блока 1 и

B регистр 6. В четырнадцатом такте и»коксе значение той»А )= / А» +A из блока сдвига пересылается в ре1гистр 6 результата, а в регистр 37 параметра сдвига записывается новое значение К, произведение содержимого регистров 3 и 4 У, 2 1/(Х, 2 )=

=У./Х, записывается в регистр 5.

В пятнадцатом такте по адресу, соответствующему числу Х/Y из блока 16 значений арктангенса выбирается число arctg(Y; /Х ), которое через ключ

18 поступает на первый вход сумматоравычитателя 8, на второй вход которого из регистра Р1.2 поступает угол коррекции t9 =О и их сумма А {А,)= B. +

y,+ arctic - равная угла комплексного Х, вектора. А, относительно оси абсцисс, как результат записывается в регистр

55

7 1287

6 результата. Лалее вычисления продолжаются с периодом в восемь тактов.

Если A„. > О, А, <О, то Х=-А, Y =À 0 =

=-0,5, если А„ О, А, > О, то Х =А,,,Y = -А, 6 = 0,5 и если А сО, А <0 то Х =-А, Y=-А:, О=-1. При этом при

1 постоянной загрузке входной шины 28 исходными данными А А на выход9 ную шину 29 выдаются каждые восемь тактов результаты mod А, и ((А.). 10

Вычисление логарифма числа в устройстве производится следующим образом. В первом такте исходный операнд

Х с входной шиной поступает в нулевой регистр блока 1 регистров, а так- 15 же через первый вход мультиплексора

11 записывается в регистр 6. Во втором такте порядок К числа Х, записывается в регистр 22 порядка. В третьем такте, поскольку на выходе 69 20 элемента И 26 нулевой сигнал, мультиплексор 24 с выхода регистра 22 про-, пускает порядок К, который записывается в регистр 37 параметра сдвига блока 15 сдвига, а также через ключи

19 и 20 поступает в первый регистр блока 1 регистров. В четвертом такте

Х, из нулевого регистра блока 1 пересылается в блок 15 сдвига. В пятом

К такте сдвинутый операнд Х, 2 пересы--30 лается из блока 15 сдвига в регистр

13 адреса, новый операнд Х поступает с шины 28 в нулевой .регистр блока 1. В шестом такте по старшим разк рядам числа Х 2, как по адресу, 35 из блока 14 выбирается коэффициент

К

Log (Х, 2 )=K+Iop Х,,который, пройдя ключ 18, постуйает на первый вход сумматора-вычитателя 8, на второй вход которого поступает из первого 40 регистра блока 1 число К, и после вычитания на выходе сумматора-вычитателя 8 получается результат Top X =

=Iag (Х 2 )-K который через мультиплексоры 10 и 11 поступает во второй 45 регистр результата. В этом же такте в регистр 22 записывается порядок нового операнда Х и вычисления продолжаются с периодом четыре такта.

Вследствие масштабирования при вычислении ПБФ с поблочно плавающей запятой массивы результатов, подлежащих дальнейшему усреднению, имеют различные порядки и поэтому усреднение следует также вести с поблочно плавающей запятой. В зависимости от соотношения порядков усредненного массива 1 и массива текуще175 8 го среднего A возможны две микропрограммы. При вычислении по первой микропрограмме порядок массива А оказывается меньшим поряпка массива 1.

В первом такте адресного входа 30 устройства в регистр 13 адреса записывается код текущего количества усреднений m. Во втором такте по адресу

m выбирается из блока 14 значение

1/m, которое пересылается в нулевой регистр блока 1 регистровой памяти, а в регистр 13 адреса записывается ноль. В третьем такте в регистре 37 параметра сдвига блока 15 сдвига с шины 31 входа-выхода порядка записы-, вается разность порядков К массивов

А и 1. Из кода единицы, поступившего с выхода блока 14 через ключ 18 на первый вход сумматора-вычитателя

8, вычитается число 1/m, хранящееся в нулевом регистре блока 1, и полученный коэффициент 1-1/m записывается в первый регистр блока t. В четвертом такте с входа 28 устройства операнд А. через мультиплексоры 12 и 10, сумматор-вычитатель 8, ключ

20 поступает в блок 15 сдвига. В пятом такте в регистр 4 из блока 15 пересылается вправо сдвинутый операнд А, 2, а в регистр 3 пересылается из первого регистра блока 1 коэффициент 1-1/m. В шестом такте операнд I с шины 28 записывается в регистр 4, а в регистр 3 из нулевого регистра блока 1 пересылается коэффициент 1/m. В этом же такте полученное умножителем 2 произведение

-к

A 2 (1-1/m) записывается в первый регистр 5 результата. В седьмом такте сумматор-вычитатель 7 складывает содержимое регистра 5 с произведением I 1/m, полученным умножителем

2, и результат A,=A 2 (1 — 1/ш)+? /m записывается в регистр. 5 а в блок 15 сдвига поступает новый операнд А

В восьмом такте результат А, пересылается из первого регистра 5 результата во второй регистр 6 результата, а в регистр 4 пересылается из блока

-к

15 сдвига новый операнд А 2 и далее вычисления продолжают с периодом в три такта.

Если порядок массива А больше порядка массива 1, то выполняется вторая микропрограмма, отличающаяся тем, что в четвертом такте А, с входа 28 поступает в регистр 4, в регистр 3 записывается коэффициент 19 12871

1/m, в пятом такте 1, с входа 28 поступает в блок 15 сдвига, произведение А,(1-1/m) записывается в регистр

3. В шестом такте в регистр 4 пересылается из блока 15 сдвига сдвинутый

-к вправо операнд I, 2, а в регистр 3 записывается коэффициент 1/m. В седьмом такте результата А„=A,(1-1/m)+

+2 I„ /m записывается в регистр, новый операнд А, поступает в регистр 4.1р

В седьмом такте результат А пересылается из регистра 5 в регистр 6 и вычисления повторяют аналогично с периодом три такта.

Формула изобретения

Устройство для быстрого преобразования Фурье, содержащее блок регистровой памяти, умножитель, регистр2() числа, регистр коэффициента, первый и второй регистры результата, первый сумматор †вычитате, первый мультиплексор, регистр адреса, блок памяти весовых коэффициентов, блок сдвига, 25 блок памяти значений арктангенса, первыи и второй ключи с трехстабильным состоянием, шифратор порядка, регистр порядка, блок сравнения, мультиплексор порядка, синхронизатор,30 первый выход блока регистровой памяти подключен к информационному входу регистра числа, выход которого под— ключен к первому входу умножителя, выход которого подключен к первому. входу сумматора-вычитателя, выход которого подключен к информационному входу первого регистра результата, выход которого подключен к второму входу сумматора-вычитателя, входу 4р первого ключа с трехстабильным состоянием и адресному входу блока памяти значений арктангенса, выход которого объединен с выходом первого ключа с трехстабильным состоянием и 45 подключен к информационному входу блока сдвига, вход кода сдвига которого подключен к выходу мультиплексора порядка, первый информационный вход которого подключен к выходу ре- 5п гистра порядка и объединен с первым. входом блока сравнения, второй вход которого объединен с информационным входом регистра порядка, вторым информационным выходом мультиплексора порядка и подключен к выходу регистра порядка, второй вход умножителя подключен к выходу регистра коэффициента, информационный вход которого под75 10 ключен к выходу блока памяти весовых коэффициентов, адресный вход которого подключен к вь|ходу регистра адреса, информационный вход которого под— ключен к выходу первого мультиплексора, первый информационный вход которого является входом задания адреса устройства, причем блок сдвига содержит регистр операнда, выходной ключ, регистр кода сДвига и сдвигатель, информационный вход которого подключен к выходу регистра операнда, информационный вход которого являет.ся информационным входом блока и подключен к выходу выходного ключа, информационный вход которого подключен к информационному выходу сдвигателя, вход кода сдвига которого подключен к выходу регистра кода сдвига, информационный вход которого является входом кода сдвига блока сдвига, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены первый, второй, третий и четвертый мультиплексоры, второй сумматор-вычитатель, элемент И, элемент ИЛИ третий ключ с трехстабильным состоя- — . нием и четвертыи ключ, первый информационный вход которого подключен к выходу второго мультиплексора, а выход ключа подключен к информационному входу блока регистровой памяти и к первому информационному входу третьего мультиплексора, выход которого подключен к информационному входу регистра результата, информационный выход которого является информационным выходом устройства и подключен к входу ыифратора порядка, второй информационный вход ключа подключен к выходам первого и третьего ключей с трехстабильным состоянием, а второй выход ключа подключен к второму ин-. формационному входу первого мультиплексора, информационному входу регистра коэффициента и информационному входу второго ключа с трехстабильным состоянием, выход которого подключен к информационному входу регистра числа и первому входу второго сумматора-вычитателя, выходы которого подключены к информационным входам первой и второй групп второго мультиплексора соответственно без сдвига и со сдвигом на один разряд в сторону младших разрядов, второй вход второго сумматора-вычитателя подключен к выходу четвертого мультиплексора, первый информационный вход

1287175.12 которого является информационным входом устройства, а второй-информационный вход четвертого мультиплексора подключен к второму выходу блока регистровой памяти, второй информацион- 5 ный вход третьего мультиплексора подключен к выходу первого регистра результата, информационный вход третьего ключа с трехстабильным состоянием подключен к выходу мультиплексора по- 1О рядка и является входом порядка устройства, выход блока сравнения подключен к первому входу элемента И, выход которого подключен к управляющему входу мультиплексора порядка и к первому входу элемента ИЛИ, выход которого подключен к входу разрешения записи регистра порядка, вход запуска . и вход задания режима работы устройства подключены соответственно к вхо- 2О

Г ду запуска и входу установки синхронизатора, первая, вторая, третья и четвертая группы выходов которого под-: ключены соответственно к управляющим входам первого сумматора-вычитателя, 25 второго сумматора-вычитателя, первой группе адресных входов блока регистровой памяти и второй группе адресных входов блока регистровой памяти входы разрешения записи и считывания которого подключены аоответственно к первому и второму выходам.синхронизатора, выходы которого с третьего по шестой соединены с первыми. управляющими входами мультиплексоров с перво- Ç5 го по четвертый, второй управляющий вход второго мультиплексора подключен к седьмому выхоДу синхронизатора, выходы которого с восьмого по четырнадцатый подключены к входам разрешения записи соответственно регистра числа, регистра коэффициента, первого и второго регистров результата, регистра адреса, регистра операнда блока сдвига и регистра кода сдвига блока сдвига, управляющий вход выходного ключа и управляющий вход сдвигателя блока сдвига подключены соответственно к пятнадцатому и шестнадцатому выходам синхронизатора, семнадцатый выход которого подключен к входу синхронизации умножителя, второй управляющий вход мультиплексора порядка подключен к восемнадцатому выходу синхронизатора, выходы которого с девятнадцатого по двадцать третий подключены к управляющим входам соответственно первого, второго и третьего ключей с трехстабильным состоя\ нием, первому и второму управляющим входам четвертого ключа, вторые входы элемента И и элемента ИЛИ подключены соответственно к двадцать четвертому и двадцать пятому выходам синхронизатора, выходы которого с двадцать шестого по двадцать восьмой подключены к входам выборки зоны памяти блока памяти значений аркЪангенса и первому и второму входам выборки зоны памяти блока памяти весовых коэффициентов, входы разрешения выдачи информации которых подключены соответственно к двадцать девятому и тридцатому выходам синхронизатора, вход останова которого подключен к выходу знакового разряда второго сумматора — вычитателя.

1287175

77

Составитель А. Баранов

Редактор С. Лисина Техред А.Кравчук Корректор E. Сирохман

Заказ 7719/53 Тираж 694 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4