Многоуровневый анализатор-регистратор напряжения источника постоянного тока

 

Изобретение относится к контрольно-измерительным устройствам систем управления и может быть использовано в телеметрических контролирующих системах автоматики. Цель изобретения - повышение достоверности контроля. Анализатор-регистратор содержит регистрирующее устройство 1, устройство 2 защиты, делитель 3 напряжения, устройства 4 и 5 сравнения и счетчики 6 и 7 опорного напряжения . Использование двух регистров 8, 9 или 10, 11 памяти позволяет внести регистрацию помех в каждом цикле времени измерения устройства, Кроме того, в устройство введены блок 12 инверторов, содержащий 2п+1 элементов, блок 13 двухвходовых элементов ИЛИ, содержащий п + m элементов и генератор 14.2 ил. (С ipuff.f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

151) 4 С 01 R 19 04ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3951495/24 — 21 (22) 11.09.85 (46) 15.02.87. Бюл. № 6 (72) Ю.Г.Андронов, В.Н.Галкин, В.И.Зорин и Б.Ю.Кравченко (53) 681.34(088.8) (56) Авторское свидетельство СССР

¹ 789825, кл. G 01 R 19/145, 1978, Авторское свидетельство СССР №- 591781, кл. G 01 R 19/04, 1976. (54) МНОГОУРОВНЕВЫЙ АНАЛИЗАТОР-РЕГИСТРАТОР НА11РЯ)КЕНИЯ ИСТОЧНИКА ПОСТОЯННОГО ТОКА (57) Изобретение относится к контрольно-измерительным устройствам систем управления н может быть ис„„SU,, 12901 4 А 1 пользовано в телеметрических контролирующих системах автоматики. Цель изобретения — повышение достоверности контроля. Анализатор-регистратор содержит регистрирующее устройство

1, устройство 2 защиты, делитель 3 напряжения, устройства 4 и 5 сравнения и счетчики 6 и 7 опорного напряжения. Использование двух регистров S 9 или 10, 11 памяти позволяет внести регистрацию помех в каждом цикле времени измерения устройства.

Кроме того, в устройство введены блок 12 инверторов, содержащий 2п+1 элементов, блок 13 двухвходовых элементов ИЛИ, содержащий и + m элементов и генератор 14.2 ил, 1290184

Изобретение относится к контрольно-измерительным устройствам систем управления и может быть использовано в телеметрических контролирующих системах автоматики,а также для допуско-" вого контроля качества электрической энергии по колебаниям уровня величины напряжения.

Цель изобретения — повышение достоверности контроля при многоуровневой регистрации величины напряжения источника постоянного тока, величины и времени возникновения внешних, кондуктивных, импульсных, симметричных и случайных помех.

На фиг. 1 изображена структурная схема многоуровневого анализаторарегистратора для контроля и уровней, превышающих номинальное значение на- ZO пряжения, и m уровней, меньших номинального значения; на фиг. 2 — временные диаграммы записи на регистраторе (U ц„„ ) контролируемого напряжения (V Ä ) для случая контроля номи-25 нального напряжения U„ с помощью двух уровней: i (1„1U„,1,5U„ ) и j(0,9U„, 0i5UH).

Анализатор-регистратор содержит регистрирующее устройство 1, устрой- 30 ство 2 защиты, делитель 3 напряжения первое 4 и второе 5 устройства сравнения, первый 6 и второй 7 источники опорного напряжения, первый 8, второй. 9, третий 10 и четвертый 11 регистры памяти, блок инверторов 12, .содержащий (2n+1) элемента, блок двухвходовых элементов ИЛИ 13, содержащий (n+m) элементов, генератор

14. Вход устройства 2 защиты соеди- щ нен с одним из входов делителя 3 напряжения и неинвертирующими входами первого 4 и второго 5 устройств сравнения, инвертирующие входы которых соединены с выходами первого 4

6 и второго 7 источников опорного напряжения. Выход генератора 14 соединен с (n+m+1)-входом регистрирующего устройства 1 и со входами сброса второго 9 и четвертого 11 регист- SO ров памяти, а также через один из (2n+i) элементов блока инверторов

12 — со входами сброса первого 8 и третьего 10 регистров памяти. Информационные входы первого регистра

8 памяти объединены с одноименными информационными входами второго регистра 9 памяти и подключены через

Il инверторов блока инверторов 12.к выходам первого устройства 4 сравнения. Одноименные информационные входы третьего 10 и четвертого 11 регистров памяти объединены и подключены к выходам второго устройства 5 сравнения. Выходы первого регистра

8 памяти соединены с первыми входами И элементов ИЛИ блока двухвходовых элементов ИЛИ 13, ко вторым входам которых подключены одноименные выходы второго регистра 9 памяти, а выходы вышеуказанных элементов ИЛИ через и инверторов блока инверторов

12 подключены к и входам регистрирующего устройства 1, m входов последнего подключены к выходам m элементов ИЛИ блока двухвходовых элементов ИЛИ 13,первые входы которых соеди" иены с выходами третьего регистра 10 памяти, а вторые — с одноименными выходами четвертого регистра 11 памяти.

Устройство работает следующим образом.

Контролируемое напряжение через делитель 3 поступает на неинвертирующие (+) входы первого 4 и второго 5 устройств сравнения, где оно непрерывно сравнивается с опорными напряжениями, поступающими на инвертирующие (-) входы устройств сравнения от первого 6 и второго 7 источников опорных напряжений. Результаты сравнения в виде логических уровней "1" и "0" поступают на регистры 8-11 памяти, причем с устройства 4 результаты сравнения поступают на входы первого 8 и второго 9

:регистров памяти через элементы блока инверторов 12.

Результаты сравнения со второго устройства 5 сравнения поступают непосредственно на информациониые входы третьего 10 и четвертого 11 регистров памяти.

Делитель 3 напряжения предназначен для согласования входных напряжений устройств 4 и 5 с контролируемыми напряжениями U „.

Устройство 2 защиты служит для защиты входов устройств 4 и 5 при

U „ » 1,5 U„, где U„ номинальная величина контролируемого напряжения.

Генератор 14 выдает управляющие сигналы на регистры 8 — 11 памяти, по которым производится их сброс и приведение в исходное состояние для приема новой информации, При этом

3 1290 сигналы на входы сброса первого 8 и третьего 10 регистров памяти поступают через инвертор блока инверторов 12.

Таким образом, сброс первого 8 и третьего 10 регистров памяти производится в моменты времени а, с, е (фиг ° 2), а сброс второго 9 и четвертого 11 регистров памяти производится в моменты времени 6, d, f 1О (фиг. 2), т.е., сигналы сброса поступают на регистры 10-11 памяти с частотой F„„ генератора, но со сдви1

roM на период Т = — — — где Т

F s ч i5

Ч1 Р У цикл измерения устройства.

Если входное напряжение меньше заданных уровней ij и 2j (точки 15—

18 на фиг. 2), то на выходах 1j и

2j устройства 4 сравнения появляются сигналы, которые поступают на входы

11 и 2j третьего 10 и четвертого 11 регистров, а с их выходов через элементы ИЛИ блока двухвходовых элементов ИЛИ 13 на входы 1j и 2j регистрирующего устройства 1, где уровни записи меняются из "1" в "0". Информация о провалах напряжения в точках

15 и 1б хранения в третьем 10 и четвертом 11 регистрах памяти до момента сброса (фиг. 2).

Таким образом, время, в течение которого информация хранения в регистрах 8-11 памяти, находится в пределах (TÄ + 2Т, ). 35

Применение двух регистров памяти первого 8 и второго 9 или третьего

10 и четвертого 11 позволяет внести регистрацию помех в каждом цикле времени Т 40

При входных напряжениях, больших заданных уровней 1i и 2i (точки !9—

22 на фиг. 2), предлагаемое устройство работает аналогично вышеописанному случаю для уровней 1j и 2j. 45

Формула изобретения

Многоуровневый анализатор-регистратор напряжения источника постоянного тока, содержащий регистрирующее устройство, устройство защиты, первое и второе устройства сравнения, первый и второй источники опорного

184 напряжения, делитель напряжения, причем вход устройства защиты соединен с выходом делителя напряжения и неинвертирующими входами первого и второго устройств сравнения, инвертирующие входы которых соединены с выходами первого и второго источников опорного напряжения, а входы делителя напряжения являются входами многоуровневого анализатора-регистратора, отличающийся тем, что, с целью повышения достоверности контроля, в него введены четырв регистра памяти, блок инверторов, содержащий (2n+1) элемента, блок двухвходовых элементов ИЛИ, содержащий (n+m) элементов и генератор, выход которого соединен с (и+в+1)-входом регистрирующего устройства, где n — число выходов первого источника опорного напряжения, m — число выходов второго источника опорного напряжения и с входами сброса второго и четвертого регистров памяти, а также через один из (2n+1) элементов блока инверторов с входами сброса первого и третьего регистров памяти, информационные входы первого регистра памяти объединены с одноименными информационными входами второго регистра памяти и через и инверторов блока инверторов подключены к выходам первого устройства сравнения, одноименные информационные входы третьего и четвертого регистров памяти объединены и подключены к выходам второго устройства сравнения, выходы первого регистра памяти соединены с первыми входами и элементов ИЛИ блока двухвходовых элементов ИЛИ, к вторым входам которых подключены одноименные выходы второго регистра памяти, а выходы вышеуказанных элементов

ИЛИ через и инверторов блока инверторов подключены к и входам регистрирующего устройства, m входов последного подключены к выходам m элементов ИЛИ блока двухвходовых элементов ИЛИ, первые входы которых соединены с выходами третьего регистра памяти, а вторые — с одноименными выходами четвертого регистра памяти.

1290184

Ь

Составитель И. Мостовый

Редактор А. Ренин Техред В.Кадар Корректор И, Эрдейи

Заказ 7894/40 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4