Устройство для декодирования линейных сверточных кодов


H03M13/23 - Кодирование, декодирование или преобразование кода для обнаружения ошибок или их исправления; основные предположения теории кодирования; границы кодирования; способы оценки вероятности ошибки; модели каналов связи; моделирование или проверка кодов (обнаружение или исправление ошибок для аналого-цифрового, цифро-аналогового преобразования или преобразования кода H03M 1/00-H03M 11/00; специально приспособленные для цифровых вычислительных устройств G06F 11/08; для накопления информации, основанного на относительном перемещении носителя записи и преобразователя, G11B, например G11B 20/18; для запоминающих устройств статического типа G11C)

 

Изобретение относится к вычислительной технике и является усовершенствованием устройства по авт.св. № 492878. Использование изобретения в системах хранения данных и помехоустойчивой передачи информации позволяет повысить достоверность декодирования . Устройство содержит информационный и синдромный регистры,блок формирования синдромов, блоки формирования проверок, блоки умножения на весовые коэффициенты, пороговые элементы и регистр изменений. Благодаря введению формирователя контрольных сумм, двух блоков оперативной памяти, двух элементов И, двух элементов ШШ, блока контроля четности и формирователя управляющих сигналов, выполняющих функции внешнего декодера, устройство может исправлять любые девять .ошибок вместо пяти. 1 з.п. ф-лы. Зил. (О сл с: 1Ч

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„„1291

ggpr p a t г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ДВТОРСКОМ CBNQETEJlbCTB Y (61) 492878 (2i) 3845068/24-24 (22) 13.12.84 (46) 23.02.87. Бюл. N - 7 (72) В.В. Золотарев и Н.Г. Иннина (53) 681.325.7(088.8) (56) Авторское свидетельство СССР

¹ 492878, кл. G 06 F 11/08, 31.07.72. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

ЛИНЕЙНЫХ СВЕРТОЧНЫХ КОДОВ (57) Изобретение относится к вычислительной технике и является усовершенствованием устройства по авт.св.

N - 492878. Использование изобретения в системах хранения данных и помехо(gg 4 G 06 F 11/08. Н 03 М 13/12 устойчивой передачи информации позволяет повысить достоверность декодирования. Устройство содержит информационный и синдромный регистры, блок формирования синдромов, блоки формирования проверок, блоки умножения на весовые коэффициенты, пороговые элементы и регистр изменений. Благодаря введению формирователя контрольных сумм, двух блоков оперативной памяти, двух элементов И, двух элементов ИЛИ, блока контроля четности и формирователя управляющих сигналов, выполняющих функции внешнего декодера, устройство может исправлять любые девять ,ошибок вместо пяти. 1 з.п. ф-лы, 3 ил.

1 12919О

Изобретение относится к вычислительной технике, является усовершенствованием устройства по авт.св.

Ф 492878 и может быть использовано в системах хранения данных и памехоус- 5 тойчивой передачи информации.

Цель изобретения — повьш ение достоверности декодирования.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — функциональная схема формирователя контрольных сумм; на фиг. 3 — алгоритм функционирования процессора.

Устройство для декодирования линейных сверточных кодов содержи-. ин- 15 формационный регистр 1, блок 2 формирования синдромов, синдромный регистр 3, блоки 4 формирования проверок, блоки 5 умножения на весовые коэффициенты, пороговые элементы 6, 20 цепи 7 обратной связи, регистр 8 изменений, информационный и проверочный входы 9 и 10, формирователь 11 контрольных сумм, первый элемент ИЛИ 12, первый 13 и второй 14 блоки оперативной памяти, блок 15 контроля четности, формирователь 16 управляющих сигналов, первый 17 и второй 18 элементы

И, второй элемент ИЛИ 19, выход 20.

Формирователь 11 контрольных сумм 30 (фиг. 2) содержит информационный регистр 21, блок 22 формирования синдрома синдромный регистр 23, блок 24 формирования проверок и счетчики 25.

Формирователь 16 управляющих сигналов 5 по своим функциям является типичным универсальным процессором, инициируемым сигналом с инверсного выхода блока 15 контроля частоты, и может быть реализован, например, на осно- 10 ве микропроцессора К589ИК1 при подаче инициирующего сигнала на вход.

Блоки 2 и 22 формирования синдрома осуществляют суммирование по модулю два определенных информационных и проверочных символов в соответствии с проверочной матрицей используемого кода. Аналогично блоки 4 и 24 форми— рования проверок осуществляют суммирование по модулю два различных символов синдрома.

Устройство для декодирования линейных сверточных кодов работает следующим образом.

На входы 9 и 10 устройства последовательно поступают информационные символы сверточного кода (1,...,N) которые являются блоками кода с проверками на четность, и проверочные

4 2 символы кода исходной информации (ш „,...,m,) . Они попадают в информационный регистр 1 и затем суммируются с принятыми проверочными символами в блоке 2 формирования синдромов, после чего поступают в синдромный регистр 3. Содержимое соответствующих ячеек синдромного регистра 3 подается в блоки 4 формирования проверок, откуда проверки поступают через блоки 5 умножения на весовые коэффициенты на соответствующие пороговые элементы 6. При поступлении ис— каженной в канале связи информации сначала свое решение о принятых информационных символах выносит пороговый элемент 6 с минимальным числом проверок, затем другие пороговые элементы 6, пока последний пороговый элемент 6 с полным числом проверок не Вынесет окончательного решения.

По цепям 7 обратной связи с пороговых элементов 6, на которых сумма проверок превышает порог, установленный для каждого данного порогового элемента 6, решение поступает на синдромный регистр 3, информационный регистр 1 н регистр 8 изменений,производя коррекцию содержимого этих регистров. С выхода информационного регистра 1 откорректированная информация поступает через элемент ИЛИ 12 в блок 13, а также вместе с провероч— ными символами кода исходной информации на вход формирователя 11 контрольных сумм. Таким образом, по мере поступления символов исходной информации из канала происходит декодирование применяемого сообщения и запись решения в блоки 13 и 14 оперативной памяти. По окончании декодирования информационного блока из N символов по результату его проверки в блоке 15 контроля четности определяется необходимость дополнительной коррекции блока символов.

Если ошибка не обнаружена, то с прямого выхода блока 15 контроля четности сигнал "Информация достоверна" разрешает вывод декодированного блока символов из блока 13 памяти через первый элемент И 17 и второй элемент ИЛИ 19 на выход 20.

Если ошибка обнаружена, то с инверсного выхода блока 15 контроля четности сигнал "Информация недостоверна" поступает в формирователь 15 управляющих сигналов, который по алгоритму (фиг. 3) определяет наиме3 12919 нее достоверный символ информационного блока путем поиска единственного максимального числа (NAX) из контрольных сумм Л/n/ этого блоКа. Если такое число обнаруживается и оно не относится к проверочному символу кода A/m

"Информация достоверна" с блока 15 контроля четности пропускает информа-25 ционный блок символов на выход 20.

Таким образом, информация на выходе регистра 1, декодированная с исправлением ошибок как бы внутренним декодером, поступает далее как бы 30 на внешний декодер, использующий для повышения достоверности избыточность, заложенную в блоки символов, Благодаря этому, в нем гарантированно исправляется большее число ошибок по сравнению с известным устройством,т.е. при входной вероятности ошибки р = 0,05 вероятность ошибки декодирования информации известного

Д устройства составляет р = 10 . 2, 40 а вероятность ошибки декодирования информации данным устройством не

-6 превьппает р = 10 . Так, если известное устройство исправляет, например, 5 ошибок, то предлагаемый декодер 45 исправляет любые 9 ошибок.

Кроме того, устройство может использоваться и для декодирования блоковых кодов,,Формула изобретения

1. Устройство для декодирования линейных сверточных кодов по авт.св, У 492878, о т л и ч а ю щ е е с я тем, что, с целью повышения достовер-55 ности декодирования, в него введены

1 блоки оперативной памяти блок конт) роля четности, формирователь управляющих сигналов, элементы ИЛИ, эле84 4 менты И и формирователь контрольных сумм, первый вход которого объединен с первым входом первого элемента ИЛИ и подключен к выходу информационного регистра, второй вход объединен с входом блока формирования синдромов, выходы формирователя контрольных сумм подключены к соответствующим первым входам первого блока оперативной памяти, выходы которого соединены с соответствующими первыми входами формирователя управляющих сигналов, первые выходы которого подключены к соответствующим вторым входам первого блока оператирной памяти, выход первого элемента ИЛИ соединен с входом второго блока оперативной памяти, выходы которого подключены к соответствующим первым входам первого и второго элементов И и соответствующим первым входам блока контроля четности, инверсный выход которого соединен с вторым входом формирователя управляющих сигналов, второй выход которого подключен к второму входу первого элемента ИЛИ и второму входу второго элемента И, третий выход формирователя управляющих сигналов объединен с прямым выходом блока контроля четности и подключен к второму входу первого элемента И, выходы первого и второго элементов И соединены с входами второго элемента ИЛИ, выход которого является выходом устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что формирователь контрольных сумм выполнен на информационном и синдромном регистрах, блоке формирования синдрома, блоке формирования проверок и N счетчиках, где N — - длина блока. символов входного кода, выходы информационного регистра соединены с соответствующими разрядными входами блока формирования синдрома, выходы которого подключены к соответствующим входам синдромного регистра, выходы которого соединены с соответствующими выходами блока формирования проверок, выходы которого подключены к входам соответствующих счетчиков, вход информационного регистра и вход блока формирования синдрома являются соответственно первым и вторым входами формирователя контрольных сумм, выходы счетчиков являются выходами формирователя контрольных сумм.

1291984

Ин

1291984

"фюедормациа жйсююдерно»

Форрекццю"

Коррекцию уЩ3ЮФЮ4Р

Составитель О. Ревинский

Редактор Н. Лазаренко .-Техред И.Попович Корректор Н. Король

Заказ 272/48 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для декодирования линейных сверточных кодов Устройство для декодирования линейных сверточных кодов Устройство для декодирования линейных сверточных кодов Устройство для декодирования линейных сверточных кодов Устройство для декодирования линейных сверточных кодов 

 

Похожие патенты:

Изобретение относится к области вычислительной техники, а именно к средствам контроля правильности функционирования деимфраторов

Изобретение относится к вычислительной технике, а именно к устройствам автономной диагностики дешифраторов и логических схем

Изобретение относится к электросвязи и может использоваться при восстаиовлении информации, кодированной сверточиым перфорированным кодом

Изобретение относится к электросвязи и может использоваться в .системах передачи цифровой видеоинформации

Изобретение относится к области вычислительной техники, в частности к организации контроля функционирования ЭВМ и отладки программ

Изобретение относится к области вычислительной техники, в частности к организации контроля функционирования ЭВМ и отладки программ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для контроля микропроцессоров

Изобретение относится к цифровой вычислительной технике и может быть использовано в цифровых вычислительных комплексах повьппенной надежности

Изобретение относится к .области вычислительной техники и может быть использовано для контроля системы электропитания и управления потребителями при возникновении нарушений в системе электропитания.Целью изобретения является повьппение достоверности контроля устройства

Изобретение относится к области вычислительной техники и может быть использовано при создании микро- ЭВМ, микроконтроллеров и другихустройств на основе микропроцессоров

Изобретение относится к области вычислительной техники и может применяться при диагностике неисправностей центральных устройств микропрограммных ЭВМ, Целью изобретения является сокращение оборудования за счет уменьшения объема блока

Изобретение относится к области вычислительной техники, в частности к микропроцессорным системам сбора данных с батарейным электропитанием, и может найти применение в портативной аппаратуре регистрации цифровой информации в полевых условиях

Изобретение относится к области вычислительной техники и может быть использовано при создании синхронных резервированных вычислительных комплексов

Изобретение относится к области контрольно-измерительной техники и может быть использовано для проверки печатного и проводного монтажа различных радиоэлектронных схем
Наверх