Устройство для выделения максимального сигнала

 

Изобретение относится к автоматическому управлению и может быть использовано для регулирования технологических процессов с несколькими регулируемыми параметрами в тех случаях , когда требуется повышенная точность регулирования. Целью изобретения является повьшхение функциональных возможностей устройства за счет получения информации о знаке максимального сигнала и аналоговой формы максимального сигнала. Устройство содержит блоки логики, блок индуцирующих сигналов, цифроаналогрвый преобразователь , распределитель и генератор . Сущность изобретения заключается в преобразовании аналоговых сигналов в цифровую форму, более удобную для проведения операций сравнения по модулю, что повышает точность операции сравнения и функциональные возможности устройства. (О (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (1И (51) 4 G 05 В i 1/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3896886/24-24 (22) 07.05.85 (46) 15.03.87. Бюл. N 10 (71) Чувашский государственный университет им. И.Н. Ульянова (72) Ю,С. Яковлев и А.М. Матвеев (53) 62-50 (088.8) (56) Яковлев Ю.С. и др. Сб. Управляющие машины, вып. 3, изд. Чувашского университета, Чебоксары, 1975, с. 3-8.

Авторское свидетельство СССР

N- 959065, кл. G 06 F 7/04, 1980. (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ МАКСИМАЛЬНОГО СИГНАЛА (57) Изобретение относится к автоматическому управлению и может быть использовано для регулирования технологических проце.ссов с несколькими регулируемыми параметрами в тех случаях, когда требуется повышенная точность регулирования. Целью изобретения является повышение функциональных воэможностей устройства за счет получения информации о знаке максимального сигнала и аналоговой формы максимального сигнала. Устройство содержит блоки логики, блок индуцирующих сигналов, цифроаналоговый преобразователь, распределитель и генератор. Сущность изобретения заключается в преобразовании аналоговых сигналов в цифровую форму, более удобную для проведения операций сравнения по модулю, что повышает точность операции сравнения и функциональные возможности устройства.

129

Изобретение относится к автоматическому управлению и может быть использовано при регулировании нескольких параметров с помощью одного регулятора.

Цель изобретения — повышение функциональных возможностей за счет получения информации о знаке максимального сигнала и аналоговой формы.

На фиг,l представлена структурная схема устройства; на фиг.2 — структурная схема блока логики, на фиг.3 структурная схема блока индицирующих сигналов °

Устройство содержит первую 1 входную клемму, генератор 2, распределитель 3, регистр 4, первый ключ 5, блоки 6-1 — 6-(N-1) логики, блок 7 индицирующих сигналов, цифроаналоговый преобразователь 8, первый 9, второй 10 пятый 11 и шестой 12 входы блока логики, входную клемму 13,третий 14 и четвертый 15 входы блока логики, первый 16, второй 17, третий

18 и четвертый 19 выходы блока логики, первые 20-1 — Г 20-(2N)) выходы распределителя 3, первые 21 и вторые

22 индицирующие выходы блока 7 индицирующих сигналов, второй 23, третий

24 и первый 25 входы блока 7 индицирующих сигналов. Блок 6 логики содержит компаратор 26, первый 27,шестой 32 элементы И, первый регистр ЗЗ, первый 34 и второй 35 элементы ИЛИ, второй регистр 36 и ключ 37.

Блок 7 индицирующих сигналов содержит N первых элементов И 38,N вторых элементов И 39 и дешифратор 40.

Устройство работает следующим образом.

-Ha фиг.1 каждый из N входных сигналов представлен и-разрядным двоичным параллельным кодом, восемь разрядов которого (i байт) являются носителями информации о величине модуля сигнала, X — - разрядов содержат информацию о номере канала (входного сигнала), один разряд определяет знак модуля входного сигнала. При необходимости получения более высокой точности в качестве носителя информации о модуле сигнала следует использовать не 8, а 16 и более разрядов.

При восьми разрядах и = 8+1+х, где х = 1д (N-1) — число разрядов, округленных до большего целого числа, необходимое для передачи информации о номере канала (в число N входит и

55 кулировать логическая "1". Она устанавливает регистр 4, первый 33 и второй 36 регистры блоков 6 логики в

"0".; разрешает запись и считывание информации с них. Импульс с первого

20-1 выхода распределителя 3 устанавливает по установочным входам регистр 4 и первый 33 регистр первого

6-1 блока логики в исходное нулевое состояние. Разрешение на запись иразрядного кода с первой 1 к входной клеммы 13 первого 6 — 1 блока логики дается импульсом с второго 20-2 выхода распределителя 3.

В результате обработки этих двух входных сигналов на выходе первого

6-1 блока логики появляется информа— ция о максимальном из них. Далее,по сигналу с распределителя 3 происходит такой же процесс выделения на выходе второго 6-2 блока логики максимального иэ двух сигналов, а именно, сигнала на выходе первого 6-1 блока логики и третьего из сравниваемых сигналов, поступающего на входную клемму 13 второго 6-2 блока логики,и т.д. В результате на выходе (N-1)-го блока логики появляется информация о максимальном из всех N входных сигналов, которая с второго выхода 17 (N-1) -го блока логики поступает на вход цифроаналогового преобразователя 8, на выходы которого появляется аналоговая форма максимального из N входных сигналов. В результате обработка информации с первого 1б,третьего 18 и четвертого 19 выходов (N 1)-го блока логики происходит в блоке 7 иидицирующих сигналов. На первых 21 и вторых 22 индицирующих выходах появляется информация в форме логической "1 " о номере канала и знаке максимального сигнала.

Блок 6 логики предназначен для осуществления операции выделения максимального из двух сигналов инфор мация об одном из которых поступает на первый 9 и второй 10 входы блока 6 логики, а о втором сигнале — на входную клемму 13 блока 6 логики.На третий 14, четвертый 15, пятый 11 и шестой 12 входы блока. 6 логики пос7004 2 нулевой сигнал — отсутствие сигнала, который исключается) .

После включения схемы, в соответствии с частотой генератора 2 тактовых импульсов и разрядностью распределителя 3, в последнем начинает цир129

55 тупают координирующие сигналы с соответствующих выходов 20 распределителя 3.

Управляющие сигналы компаратора

26 вырабатываются следующим образом.

Если код А, приходящий с второго входа 10 блока логики, больше чем код В, записанный в первом 33 регистре,.то на первом выходе компаратора

26 появляется единица, воздействующая на второй элемент И 28. В противном случае логическая единица появляется на третьем выходе компаратора

26 и воздействует на первый элемент

И 27. В случае равенства сравниваемых кодов, единица возникает на втором выходе компаратора 26 и также воздействует на первый элемент И 27. Таким образом, на второй регистр 36 будет переписан наибольший или один из равных по модулю кодов сравниваемых сигналов. 9-й, 10-й и последующие разряды, определяющие номер канала, а также знаковый разряд, переписываются на второй регистр 36 вместе с кодом, выделенным, как максимальный по модулю.

С второго регистра 36 (Б-1) блока

6 логики код модуля максимального сигнала подается на цифроаналоговый преобразователь 8, на выходе которого выделяется модуль максимального сигнала Ue„,„ в аналоговой форме.

Блок 7 индицирующих сигналов предназначен для получения информации в форме логической единицы о номере сигнала с максимальным модулем и его знаке, Например, появление "1" на

i-м первом выходе 21 блоке 7 индицирующих сигналов означает,что i-й сигнал максимален по модулю и его знак — положительный. Тот же сигнал на i-м втором выходе 22 означае-,что

i-й сигнал максимален по модулю и

его знак — отрицательный.

Цифровой код сигнала с первого выхода 16 (N-i) блока 6 логики подается на первый вход 25 блока 7 индицирующих сигналов, а следовательно, на дешифратор 40, на соответствующем выходе которого возникает логическая

"1", которая в зависимости от наличия логической "1" на втором 23 или третьем 24 входах блока 7 индицирующих сигналов, определяемой знаком максимального сигнала, проходит через соответствующие первые 38 и вторые 39 элеменfbI И на соответствующий

7004 4 первый 21 или второй 22 индицируюшие выходы.

Формула изобретения

1. Устройство для выделения максимального сигнала, содержащее регистр, распределитель, о т л и ч а ющ е е с я тем, что, с целью повышения функциональных возможностей за счет получения информации о знаке максимального сигнала и аналоговой формы максимального сигнала, дополнительно введены генератор, первый ключ, цифроаналоговый преобразователь, блок индицирующих сигналов,соединенные блоки логики, второй выход последнего из которых соединен с входом цифроаналогового преобразователя, выход которого является аналоговым

20 выходом устройства, а первый, третий и четвертый выходы соединены соответственно с первым, вторым и третьим входами блока индицирующих сигналов, выход первого ключа, информационный вход которого является первым входом, соединен с информационным входом регистра, первый и второй выходы которого соединены с соответствующими входами первого блока логики, шестой вход которого соединен с управляющим входом первого ключа и с вторым выходом распределителя, первый выход которого соединен с установочным входом регистра и пятым входом первого блока логики, вход распределителя соединен с выходом генератора, а второй и третий выходы— соответственно с третьим и четвертыми входами первого блока логики, третий и четвертый входы каждого последующего блока логики соединены с соответствующими последующими двумя выходами распределителя, а пятый и шестой входы каждого последующего блока логики соединены соответственно с третьим и четвертым входами предыдущего блока логики.

2. Устройство по п.1, о т л ичающее с я тем, что блок логики содержит компаратор, шесть элементов И, два регистра, ключ, и два элемента ИЛИ, входная клемма блока логики через ключ соединена с входом первого регистра, установочный вход которого соединен с пятым входом блока логики, шестой вход которого соединен с управляющим входом ключа,первый вход блока логики соединен через t 2 97004 последовательно соединенные четвертый элемент И и первый элемент ИЛИ с первым входом второго регистра,второй вход которого через последовательно соединенные второй элемент ИЛИ и третий элемент И вЂ” с вторым входом блока логики и первым входом компаратора, второй вход которого соединен с входом пятого элемента И и с вторым выходом первого регистра, первый выход которого через шестой элемент И соединен с вторым входом первого элемента ИЛИ, выход пятого элемента И соединен с вторым входом элемента ИЛИ, I третий вход блока логики соединен с установочным входом второго регистра, первый, второй, третий и четвертый выходы которого соединены с соогветствующими выходами блока логики, четвертый вход которого через первый 20 элемент И соединен с вторымн входами пятого и шестого элементов И, а через второй элемент И вЂ” с вторыми входами третьего и четвертого элементов И, первый выход компаратора соединен с вторым входом второго элемента И, а второй и третий выходы компаратора соединены с соответствующими входами первого элемента И.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок индицирующих сигналов содержит дешифратор и 2N элементов И, выходы N первых элементов И и выходы N вторых элементов И являются соответственно N первыми и N вторыми индицирующими выходами блока индицирующих сигналов, второй и третий входы которого соединены соответственно с первыми входами М вторых и И первых элементов И, вторые входы которых соединены с соответствующими N выходами дешифратора, вход которого является первым входом блока индицирующих сигналов.

1297004!

Ч 15

Фиг. Я

Составитель Б. Кирсанов

Редактор И. Касарда Техред А.Кравчук Корректор Г. Решетник

Заказ 779/50

Тираж 8б4 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4