Цифровой синтезатор частот
Изобретение отноЪится к радиотехнике . Дополнительное к авт. св. № 1157641. Цель изобретения - обеспечение девиации выходных частот. Устройство содержит генератор 1 тактовой частоты, накопительный сумматор 2, преобразователь 3 кодов, ЦДЛ 4, фильтр 5 нижних частот, управляемый делитель 6 частоты, формирователь 7 кода частоты, блок 8 ключей, два регистра 9 и 10 кода частоты, инвертор 11, два злемента И 12 и 13 и делитель 14 частоты. Введение в устройство делителя 14 частоты, коэффициент деления которого может задаваться программно с помощью ЭВМ, а также двух элементов И 12 и 13 и инвертора 11 позволяет обеспечить положительную и отрицательную девиацию выходных частот синтезатора относительно частот, заданных двоичным кодом в регистрах 9 и 10. 1 ил. € (Л 3ffaffa 7JK- (с/а ю
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
А2 (19) (11) (sD 4 Н 03 В 19/00 с
0ПИСЛНИК ИЭОВРКТКНИя 1-:
Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1157641 (21) 3969183/09-24 (22) 24.10.85 (46) 15,03.87. Бюл. 1Ф 10 (72) К.Н.Чернышов, N.N.Ðàáèíîâè÷ и И.Ю.11едведева (53) 621.373,42 (088,8) (56) Авторское свидетельство СССР й- 1157641, кл. Н 03 В 19t00, 05,12.83. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике. Дополнительное к авт. св.
1(я 1157641. Цель изобретения — обеспечение девиации выходных частот.
Устройство содержит генератор 1 тактовой частоты, накопительный сумматор 2, преобразователь 3 кодов, ЦАП 4, фильтр 5 нижних частот, управляемый делитель 6 частоты, формирователь 7 кода частоты, блок 8 ключей, два регистра 9 и 10 кода частоты, инвертор 11, два злемента И 12 и 13 и делитель 14 частоты. Введение в устройство делителя 14 частоты, коэффициент деления которого может задаваться программно с помощью 3BN, а также двух элементов И 12 и 13 и инвертора 11 позволяет обеспечить положительную и отрицательную девиацию выходных частот синтезатора относительно частот, заданных двоичным кодом в регистрах 9 и 10. 1 ил.
1. 1297207 2
Изобретение относится к радиотех- ля 14 частоты с коэффициентом деленике и может быть использовано в ния R формирующий импульсную посрадиоприемных и радиопередающих уст- ледовательность с периодом, равным ройствах для формирования сетки час- периоду следования импульсов тактотот в системах, работающих с частот- 5 вой частоты F „ на вход переноса но-манипулированными сигналами. младшего разряда формирователя 7 коЦелью изобретения является обес- да. Таким образом, код, вырабатываепечение девиации выходных частот. мый формирователем 7 кода с частотой
На чертеже представлена электрическая, структурная схема предлагаемо- 1О --"-, будет увеличиваться на единицу, го цифрового синтезатора частот. чем и достигается положительная девицифровой синтезатор частот содер- ация выходных частот цифрового синжит генератор 1 тактовой частоты, тезатора частот F тезато а частот „„, которая уд которая удет накопительный с ато 2 п еоб а о- 15
Fîï
F f + вы» &bi » В. 2"
Foe
Вь|» В ы х Я . 2 1
Работа цифрового синтезатора частот при введении девиации будет про" исходить следующим образом.
Если знак девиации задан положительным, то на второй вход второго элемента И !3 будет подаваться логическая единица, которая будет разрешать прохождение импульсов с делитеумм р, р р з ватель 3 кодов, цифроаналоговый преобразователь 4, фильтр 5 нижних частот, управляемый делитель 6 частоты, формирователь 7 кода частоты, блок
8 ключей, первый регистр 9 кода частоты, второй регистр 10 кода частоты, инвертор li, первый элемент И 12, второй элемент И 13, делитель 14 частоты, Цифровой синтезатор частот работает следующим образом.
При отсутствии девиации частоты на входах знака девиации частоты цифрового синтезатора частот заданы логические нули, при этом в первый регистр 9 необходимо записывать код частоты на единицу меньшей кода, необходимого для получения заданной частоты. С выхода второго элемента
И 13 на вход переноса младшего разряда накопительного сумматора 2 будет также поступать логический нуль, который не будет влиять на работу накопительного сумматора 2, а на вход переноса младшего разряда формироватапя 7 код, представляющего из себя, например, комбинационный сумматор, с инвертора 11 будет постоянно подаваться логическая единица, которая будет увеличивать код, вырабатываемый формирователем 7 кода на единицу, чем и определяется требование соответствующего уменьшения кода К, записанного в первый регистр
9 на единицу. где 1 „,„- выходная частота цифрово20 го синтезатора частот без девиации частоты;
R — коэффициент деления делителя частоты, n — число двоичных разрядов
25 накопительного сумматора 2.
Если знак девиации задан отрицательным, то импульсы с выхода делителя !4 частоты через первый элемент
И 12 и инвертор 11 будут с частотой
ЗО
- -- уменьшать код вырабатываемый
» формирователем 7 кода, на единицу, чем достигается отрицательная девиа1 ция выходных частот цифрового синте35 затора частот, которая в этом случае будет определяться по формуле
Коэффициент В делителя частоты
14 может задаваться программно с помощью ЭВМ и величина девиации, таким образом, может легко изменяться.
Таким образом, введение делителя
14 частоты, первого и второго элементов И 12 и 13 и инвертора 11 позволяет обеспечить девиацию выходных частот цифрового синтезатора частот относительно частот, заданных двоичным кодом в первом и втором регистрах 9 и 1 О» на Вели Мин.1
ЕОП д ж
R 2н
Формула изобретения
Цифровой синтезатор частот по авт.св. 9 1157641, о т л и ч а ю— шийся тем, что, с целью обесСоставитель Ю.Ковалев
Техред М,Ходанич
Корректор Л.Пилипенко
Редактор Ю.Середа
Тираж 902 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Заказ 794/60
Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4
3, 1297207 4 печения девиации выходных частот, рого соединены соответственно с вымежду выходом генератора тактовой ходом делителя частоты и с входом частоты и входом переноса младшего переноса младшего разряда накопительразряда формирователя кода частоты ного сумматора, при этом вторые вховключены последовательно соединен- 5 ды первого и второго элементов И явные делитель частоты, первый элемент ляются входами сигналов, задавших
И и инвертор, а также введен второй знак девиации частоты цифрового синэлемент И, первый вход и выход кото- тезатора частот,
