Логический элемент

 

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых узлов, выполненных с использованием арсенид-галлневой технологии. Цель изобретения - повышение быстродействия , достигается путем уменьшения амплитуды импульсов. Устройство содержит нагрузочный элемент 1, потенциальный элемент с потенциальным управлением 3. Для достижения поставленной цели-в устройство введена схема 3 ограничения уровня, схема 8 смещения уровня, потенциальный эле« мент с токовым и потенциальным управлением 6, дополнительньА нагрузочный элемент 7, 1 ил.

QOl03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) (50 у Н 03 К 19/094

/ Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3847829/24-21 (22) 29.01.85 (46) 15.03,87. Бюл. М 10 (71) Московский институт электронной техники (72) В.И,Старосельский, В.И.Суэтинов, B.À.Áðàòoâ и Л.Н.Кравченко (53) 621.374(088.8) (56) Авторское свидетельство СССР

У 1050118, кл. Н 03 К 19/094, 1982.

Патент США - 4110633, кл. Н 03 К 19/08, 1978. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к области импульсной техники и может быть использовано при построении цифровых узлов, выполненных с использованием арсенид-галлиевой технологии. Цель изобретения — повышение быстродействия, достигается путем уменьшения амплитуды импульсов. Устройство содержит нагрузочный элемент 1, потенциальный элемент с потенциальным управлением 3. Для достижения поставленной цели в устройство введена схема 5 ограничения уровня, схема 8 смещения уровня, потенциальный эле мент с токовым и потенциальным управлением 6, дополнительный нагрузочный элемент 7. 1 ил.! 129721

Изобретение относится к импульсной технике и может быть использовано при построении цифровых узлов, например, оперативных запоминающих устройств (ОЗУ), выполненных с использованием арсенид-галлиевой тех-, нологии.

Целью изобретения является повышение быстродействия, достигаемое путем уменьшения амплитуды импуль — 10 сов.

На чертеже представлена электрическая принципиальная схема логического элемента, Логический элемент содержит нагру. 1S зочный элемент 1, первый вывод которого соединен с шиной 2 питания, потенциальный элемент 3 с потенциальным управлением, выход которого сое-динен с первой выходной шиной 4, схе- 20 му 5 ограничения уровня, потенциаль- . ный элемент 6 с токовым и потенциальным управлением, дополнительный нагрузочный элемент 7 и схему 8 смещения уровня, выход потенциального элемента 6 с токовым и потенциальным управлением соединен с вторым выводом нагрузочного элемента 1, выводом схемы

5 ограничения уровня и входом схемы

8 смещения уровня, потенциальный вход ЗО управления потенциального элемента

6 с токовым и потенциальным управлением соединен с первой входной шиной

9, а токовый — с второй входной шиной 10 и с дополнительным нагрузоч. ным элементом 7, вход схемы 8 смещения уровня соединен с второй выходной шиной ll и входом потенциального элемента 3 с потенциальным управлени ем. Щ

Логический элемент работает следующим образом.

На шину 9 поступает потенциальный сигнал, на шину 10 — токовый. При отсутствии тока на шине 10 и низком 45 уровне (логический ™О") напряжения на шине 9 элемент 6 закрыт и напряжение в общей точке соединения схемы

5 и 8 определяется сопротивлением элемента l и практически равно напря- 50 жению питания Е„ на шине 2. На шине

ll напряжение меньше Е„ на величину падения напряжения на схеме 8. Так осуществляется ограничение напряжения сверху.

При протекании тока по шине 10 транзистор элемента 6 работает в пологой части характеристики,, благодаря чему схему 5, элементы 1, 6 и

7 можно представить как источники тока, При определенном соотношении параметров этих источников тока получают определенное ограничение снизу напряжения в общей точке соединения схемы 5 и 8. Так осуществляется ограничение напряжения снизу, Благодаря ограничению напряжения сверху и снизу в общей точке соединения схемы 5 и 8 ограничивается напряжение и на. шине 10, что позволяет увеличить максимально допустимую величину входной емкости на шине 10 без ухудшения быстродействия (аналогично на шине 2).

Формула и з о б р е т е н и я

Логический элемент, содержащий нагрузочный элемент, первый вывод которого соединен с шиной питания, потенциальный элемент с потенциальным управлением, выход которого сое-. динен с первой выходной шиной, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены схема ограничения уровня, потенциальный элемент с токовым и потенциальным управлением, дополнительный нагрузочный элемент и схема смещения уровня, выход потенциального элемента с токовым и потенциальным управлением соединен с вторым выводом нагрузочного элемента, выходом схемы ограничения уровня и входом схемы смещения уровня, потенциальный вход управления потенциального элемента с токовым и потенциальным управлением соединен с первой входной шиной, а токовый — с второй входной шиной и с дополнительным нагрузочным элементом, вход схемы смещения уровня соединен с второй выходной шиной и входом потенциального элемента с потенциальным управлением.

ВНИИПИ Заказ 794/60 Тираж 902 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Логический элемент Логический элемент 

 

Похожие патенты:

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых логических комбинационных узлов

Изобретение относится к электронной коммутационной и вычислительной технике

Изобретение относится к области ,коммутационной вычислительной техники

Изобретение относится к микроэлектронике и вычислительной технике и предназначено для реализации всех логических функций п переменных

Изобретение относится к импульсной технике и может использоваться при разработке универсальных и спе- , циализированных интегральных схем на комплементарных МДП-транзисторах

Изобретение относится к полупроводниковой электронике

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МОП- транзисторах в качестве формирователя командных и тактовых импульсов

Изобретение относится к устройствам реализации управляемых логических функций

Изобретение относится к вычислительной технике и может быть ис пользовано в качестве формирователя переноса в устройствах суммирования и вычитания

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх